[VHDL编程] gongchengsheji-477

说明：基于logmap算法的vhdl的实现。 通信系统的log—map算法数字vhdl的实现-logmap algorithm based on the achievement of VHDL. The communication system log-map algorithm to achieve the number of VHDL
<李超> 在 2025-04-28 上传 | 大小：21kb | 下载：0

[VHDL编程] gongcehngsheji_477-2

说明： 使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真-use of the VHDL simulation software in achieving RSC (recursive convolution system) code encoding and decoding hardware simulation
<李超> 在 2025-04-28 上传 | 大小：6kb | 下载：0

[VHDL编程] VHDL3

说明：这是一个自动售货机的vhdl源码，曾经是eda比赛的题目，供大家参考。-This is a vending machine in VHDL source code, the game had been sown topic, for your reference.
<> 在 2025-04-28 上传 | 大小：522kb | 下载：0

[VHDL编程] temcon

说明：此程序用汇编语言写的，适用于51系列的单片机，程序有详细的注解。-this procedure was used assembly language and applicable to the Series 51 microcontroller, the procedures detailed footnotes.
<胡建兵> 在 2025-04-28 上传 | 大小：5kb | 下载：0

[VHDL编程] xljcq

说明：关于序列发生器的verilog. 希望能帮大家。-sequence generator on the Verilog. Hope you can help.
<曹杨> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] serial_communication

说明：串口操作源代码，本代码采用veilog hdl语言编写，并经过本人多次验证。-source code, the code used veilog HDL language, and after I repeatedly verified.
<徐燕玲> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] Booth_Multiplier

说明：布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.-Booth multiplier VHDL procedures downloaded directly extract copy affixed to the EDATOOL you can.
<韓堇> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] hamin0132

说明：汉明码的编结码模块，用verilog写成，为Modelsim下的一个工程。-series guitar code modules, using Verilog languages, as Modelsim of a project.
<刘仪> 在 2025-04-28 上传 | 大小：31kb | 下载：0

[VHDL编程] dll11254

说明：数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件-digital phase-locked loop DPLL VERLOG code MODELSIM under the projects, a test document
<刘仪> 在 2025-04-28 上传 | 大小：19kb | 下载：0

[VHDL编程] crc3321

说明：CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
<刘仪> 在 2025-04-28 上传 | 大小：26kb | 下载：0

[VHDL编程] parity2258

说明：奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。-parity VERILOG source code for MODELSIM of a project. A test document.
<刘仪> 在 2025-04-28 上传 | 大小：25kb | 下载：0

[VHDL编程] EDATOOL

说明：EDA的工具介紹(WORD檔)<沒有解壓縮密碼>-introduced EDA tools (Word stalls) lt; No extract passwords gt;
<韓堇> 在 2025-04-28 上传 | 大小：16kb | 下载：0