[VHDL编程] digicnt

说明：带全局复位的1小时倒数计时器。显示在4个7段译码管上，使用48MHz晶振驱动。-1 hour with the global reset countdown timer. 4 7-segment display decoder in the pipe, using 48MHz crystal driver.
<夏江南> 在 2025-04-06 上传 | 大小：377kb | 下载：0

[VHDL编程] vga256

说明：vga显示256色彩，verilog hdl编写-256color display by vga,write in verilog
<chen> 在 2025-04-06 上传 | 大小：442kb | 下载：0

[VHDL编程] bcd_decoder

说明：bcd_decoder.vhd bcd_decoder.vhd bcd_decoder.vhd-Bcd_decoder.bcd_decoder.vhd bcd_decoder.vhd
<李迎春> 在 2025-04-06 上传 | 大小：252kb | 下载：0

[VHDL编程] v39-23

说明：Theory of designing adder/substracter by VerilogHDL
<Danh> 在 2025-04-06 上传 | 大小：330kb | 下载：0

[VHDL编程] quartus2-Sine-generator

说明：quartus2设计正弦发生器 ,仿真出正弦波形-Sine generator design by quartus2
<chen> 在 2025-04-06 上传 | 大小：856kb | 下载：0

[VHDL编程] ram_dp_sr_sw

说明：dual ram port in verilog
<sayhaa> 在 2025-04-06 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_pudn

说明：its a document about verilog to write design
<subeg> 在 2025-04-06 上传 | 大小：18.41mb | 下载：0

[VHDL编程] com1402soft

说明：vhdl code of qam bpsk
<ahmedfayez> 在 2025-04-06 上传 | 大小：97kb | 下载：0

[VHDL编程] com1202soft

说明：vhdl code of fsk psk
<ahmedfayez> 在 2025-04-06 上传 | 大小：201kb | 下载：0

[VHDL编程] UHF-RFID-CRC

说明：本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(
<HY jian> 在 2025-04-06 上传 | 大小：4.16mb | 下载：0

[VHDL编程] LIP3001CORE_cpu

说明：CPU Verilog Module source code
<jc> 在 2025-04-06 上传 | 大小：159kb | 下载：0

[VHDL编程] display

说明：摘要本实验室的理解和实现一个简单的由内而外的光栅视频显示。由于填写此实验室,你就应该欣赏一下一个光栅视频显示工作。你的设计将显示一个50x40网格上的文字8x8标准光栅显示和接受输入改变用户控制下面显示的人物。-The objective of this lab is to understand and implement a simple character-based raster video display. As a resul
<liu> 在 2025-04-06 上传 | 大小：1.47mb | 下载：0