[VHDL编程] data_check_hand_in

说明：一个基于状态机的8位码流检测实现，Verilog语言，在ISE 10.1环境下编译通过。-A state machine-based 8-bit code stream detection to achieve, Verilog language, the ISE 10.1 environment compile.
<李长> 在 2025-03-15 上传 | 大小：72kb | 下载：0

[VHDL编程] FPGAcodeXYZ

说明：c骴igo em FPG para RS232
<eldereng> 在 2025-03-15 上传 | 大小：568kb | 下载：0

[VHDL编程] RISC_SPM

说明：简单risc cpu设计，本人通过书中的代码，又加了一些，已通过仿真。-Risc cpu simple design, I code by the book, but also added some, has been through simulation.
<王迪> 在 2025-03-15 上传 | 大小：121kb | 下载：0

[VHDL编程] stop_watch_with_doc

说明：vhdl code for stopwatch
<Jw> 在 2025-03-15 上传 | 大小：1.17mb | 下载：0

[VHDL编程] led_3_test

说明：本源码实现了基于FPGA的3寸OLED的驱动，并能在屏上实现条纹显示和棋盘格显示。所使用开发板是CYCLONE 3,上传源码是整个工程，里面有源程序文件-The source implementation of FPGA-based 3-inch OLED driver, and can be implemented on-screen display and stripes checkerboard display. Developm
<zhao> 在 2025-03-15 上传 | 大小：9.26mb | 下载：0

[VHDL编程] 8051core-Verilog

说明：基于FPGA的8051MCU的设计与实现-FPGA-Based Design and Implementation of 8051MCU
<zhao> 在 2025-03-15 上传 | 大小：50kb | 下载：0

[VHDL编程] Cordic

说明：describtif of cordic algo
<youir> 在 2025-03-15 上传 | 大小：174kb | 下载：0

[VHDL编程] pc_cfr_xmp039

说明：Xilinx IP核pc_cfr的产品说明，全英文文档，下载前需注意；-product brief of Xilinx ip core pc_cfr
<philoman> 在 2025-03-15 上传 | 大小：65kb | 下载：0

[VHDL编程] make-NIOS-elf-FPGA-sof_into-jic

说明：将FPGA的硬件配置程序和NIOS产生的软件程序合并，方便下载。-The FPGA hardware configuration program and NIOS software program produced by merging, easy download.
<刘岩> 在 2025-03-15 上传 | 大小：5kb | 下载：0

[VHDL编程] saa7113

说明：次程序为基于FPGA的对SAA7113的串口控制程序，其中使用的是I2C总线传输数据。语言为VERILOG-Second program FPGA-based serial port of the SAA7113 control program, which is I2C bus used to transfer data. Language VERILOG
<tan> 在 2025-03-15 上传 | 大小：1.06mb | 下载：0

[VHDL编程] UART

说明：语言：verilog语言 功能：通过串口控制模块，实现FPGA与串口 通信。 仿真环境：modelsim 综合环境：quartus -Language: verilog language function: through the serial port control module, FPGA and serial communication. Simulation Environment: modelsim
<huangjiaju> 在 2025-03-15 上传 | 大小：63kb | 下载：0

[VHDL编程] PN4

说明：语言：VHDL 功能：该PN4序列的特点为将一个4位序列的前两位取异或，再让序列左移一位，用异或的结果作为序列的最后一位。序列周期是15，即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测，首先捕获相位。然后，规定测试的码的总个数，统计这些码中有多少个不能满足PN序列特点的，用计数器统计个数。如果发现误码过多，可能是相位失调，重新捕获相位，再进行误码检测。 仿真工具：modelsim 综合工具：quartus
<huangjiaju> 在 2025-03-15 上传 | 大小：4kb | 下载：0