资源列表
[VHDL编程] 数字锁相环设计源程序
说明:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, i<杰轩> 在 2025-04-24 上传 | 大小:118kb | 下载:0
[VHDL编程] wave_sin_fangbo
说明:VHDL小程序(本人的一些小成绩哦,希望对大家有帮助)-VHDL small programs (some of my small achievements Oh, we want to help)<张玉龙> 在 2025-04-24 上传 | 大小:22kb | 下载:0
[VHDL编程] 计数器:generate语句的应用
说明:VHDL语言应用实例,计数器的设计,用GENERATE语句实现-VHDL example, counter design, realization GENERATE statement<刘杰> 在 2025-04-24 上传 | 大小:1kb | 下载:0