资源列表

« 1 2 ... .05 .06 .07 .08 .09 1010.11 .12 .13 .14 .15 ... 4311 »

[VHDL编程FPGA2

说明:FPGA技巧篇,系统的介绍了FPGA在应用当中的一些技巧,以及对应用中会遇到的问题进行了解答。-FPGA techniques articles, systematic introduction of the FPGA in the application of some of these techniques, as well as the application will encounter problems of answers.
<huan> 在 2025-02-08 上传 | 大小:4.27mb | 下载:0

[VHDL编程Altera_FPGA_Config_Handbook

说明:FPGA存储器的配置原则指导手册,包含所有类型的Altera公司FPGA芯片-FPGA configuration memory principles to guide manual, including all types of Altera' s FPGA chips
<xinmuwang> 在 2025-02-08 上传 | 大小:6.73mb | 下载:0

[VHDL编程T_uart

说明:CPLD发送模块的实现代码,设计按键检测模块,并将键值通过构造的UART发送模块发送到串口调试工具中查看。--发送格式:1位起始位+8位数据位+1位停止位=10位-CPLD implementation of the code to send the module to design key detection module, and key by constructing the UART to send the module to
<> 在 2025-02-08 上传 | 大小:1kb | 下载:0

[VHDL编程interface

说明:单片机和CPLD的接口实现,能够实现数据的读写。-MCU and CPLD' s interface can read and write data.
<> 在 2025-02-08 上传 | 大小:1kb | 下载:0

[VHDL编程ddfs

说明:直接数字频率合成器,整个工程文件都在,仿真也有,直接就能用。-Direct digital frequency synthesizer, the entire project file are in the simulation is also directly be able to use.
<> 在 2025-02-08 上传 | 大小:467kb | 下载:0

[VHDL编程crc

说明:自己写的循环冗余校验,进行了仿真,整个工程都在!-Wrote it myself, cyclic redundancy check carried out a simulation, the whole project are in!
<> 在 2025-02-08 上传 | 大小:426kb | 下载:0

[VHDL编程rstk-0.7.tar

说明:archivo reed solom para utilizar en decodificacion de television digital esta en vhdl
<Gus> 在 2025-02-08 上传 | 大小:174kb | 下载:0

[VHDL编程I2C_xo

说明:IIC的verilog源码,可以在Lattice的XO DEMO板上运行的IIC代码。内附说明文件-IIC' s verilog source code, you can Lattice' s XO DEMO board to run IIC code. Included documentation
<高小高> 在 2025-02-08 上传 | 大小:6.26mb | 下载:0

[VHDL编程Digita_mediante_VHDL

说明:practica de ejercicios de vhdl
<Gus> 在 2025-02-08 上传 | 大小:186kb | 下载:0

[VHDL编程Chuongtrinh_mau

说明:vhdl codes examples-vhdl codes examples
<chicken09> 在 2025-02-08 上传 | 大小:3.94mb | 下载:0

[VHDL编程8-led-VHDL

说明:8位流水灯程序设计,跑马灯效果显示,里面是VHDL程序。-8 water lamps program design, which is a VHDL program
<luo> 在 2025-02-08 上传 | 大小:107kb | 下载:0

[VHDL编程Divider-design-in-three-ways

说明:三种方式设计的分频器(常用于产生秒脉冲)-Divider design in three ways (often used to produce second pulse)
<luo> 在 2025-02-08 上传 | 大小:2kb | 下载:0
« 1 2 ... .05 .06 .07 .08 .09 1010.11 .12 .13 .14 .15 ... 4311 »

源码中国 www.ymcn.org