[VHDL编程] 90205E3Cd01

说明：Verilog Design in the Real World
<ocunha> 在 2025-02-06 上传 | 大小：187kb | 下载：0

[VHDL编程] uart-vhdl-testbench

说明：simple uart vhdl behavioural model (package) vhdl testbench example
<Mark> 在 2025-02-06 上传 | 大小：2kb | 下载：0

[VHDL编程] Acr67.tmp

说明：教你如何使用modelsim 非常好一个的教程-Teach you how to use the modelsim a very good tutorial
<gayle> 在 2025-02-06 上传 | 大小：775kb | 下载：0

[VHDL编程] SotaylaptrinhVHDl

说明：vhdl hand book. vietnamese language
<thanh> 在 2025-02-06 上传 | 大小：408kb | 下载：0

[VHDL编程] Booth_4

说明：用VERILOG 编写的弹球游戏，其中涉及到VGA协议和接口开发设计-Written with the VERILOG pinball game, which involves the development and design VGA protocols and interfaces
<邓军> 在 2025-02-06 上传 | 大小：453kb | 下载：0

[VHDL编程] uart_vhdl

说明：异步通信接口包括测试文件，有三个模块组成-Asynchronous communication interfaces, including the test file, there are three modules
<renyanfeng> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明：同时用verilog 语言编写dds原代码用于生成正余弦波，并在FPGA平台进行验证-described dds direct digital frequency synthesis of the basic tenets addition to the use of verilog prepared dds source used to produce sine, and FPGA development platform for
<scond> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Frequencydivider

说明：A frequency divider is an electronic circuit that takes an input signal with a frequency, fin, and generates an output signal with a frequency:
<satti> 在 2025-02-06 上传 | 大小：16kb | 下载：0

[VHDL编程] shiboqi(chugao)

说明：这个方案是在FPGA中嵌入51单片机IP核，通过51单片机的控制来很方便的实现对数字存储示波器的显示和控制！是我国赛训练的一个题目！-This program is embedded in the FPGA microcontroller IP core 51 through 51 SCM control to easily realize the digital storage oscilloscope display and con
<王军> 在 2025-02-06 上传 | 大小：6.57mb | 下载：0

[VHDL编程] fira

说明：这是一个用FPGA中DSP Bulider做的一个FIR滤波器，很好使用，我已经测试过了-This is an FPGA, DSP Bulider used to do a FIR filter, a very good use, I have tested the
<王军> 在 2025-02-06 上传 | 大小：2.89mb | 下载：0

[VHDL编程] FPGA51he

说明：这是一个51单片机嵌入在FPGA中的ip核，这个核它完全兼容我们普通的8051单片机，也就是说程序在这个上面一样可以跑起来-This is a 51 microcontroller embedded in the FPGA in the ip core, the core is fully compatible with our ordinary 8051, that the program can run up the same as
<王军> 在 2025-02-06 上传 | 大小：1.46mb | 下载：0

[VHDL编程] lattice_practical_power

说明：PRACTICAL LOW POWER CPLD DESIGN Common (And Not-So-Common) Design Techniques That Can Help Reduce Power Consumption
<Ayman> 在 2025-02-06 上传 | 大小：127kb | 下载：0