[VHDL编程] crc_verilog_xilinx

说明：CRC,对于研究通信的有重要意义.利用VERILOG实现8位，16位等CRC原理,-CRC, the study of communication are important. VERILOG to achieve the use of 8, 16, such as CRC principle,
<> 在 2025-02-04 上传 | 大小：10kb | 下载：0

[VHDL编程] user_logic_Open_I2C

说明：基于sopc系统的iic总线设计,提供关于片上系统的iic设计源代码及驱动-iic of system on programming chip
<yly> 在 2025-02-04 上传 | 大小：12kb | 下载：0

[VHDL编程] VHDLCODE

说明：VHDL的一些典型源代码，有七段数码管译码器，格雷码转换为二进制码，八位数字比较器等等。-Typical VHDL source code, there are Seven-Segment LED Decoder, Gray code is converted to binary code, the eight figures and so on.
<李军> 在 2025-02-04 上传 | 大小：157kb | 下载：0

[VHDL编程] pmw2ppm

说明：Vhdl code PPM to pwm converte
<SANTOSH> 在 2025-02-04 上传 | 大小：4kb | 下载：0

[VHDL编程] ad5510

说明：TLC5510 的状态机控制程序，控制方法简单，并已经测试通过。-TLC5510 control procedures of the state machine, control method is simple and has the test.
<liangwh> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] CORDIC_angel_application

说明：cordic IP，用于倾角传感器中的计算。-cordic IP, used in the calculation of angle sensor.
<forrest1> 在 2025-02-04 上传 | 大小：150kb | 下载：0

[VHDL编程] multiclock_whitepaper

说明：ASIC中多时钟域处理方法白皮书。描述了ASIC设计/FPGA设计中跨时钟域信号的处理方法。-ASIC in the multi-clock domain approach the White Paper. Describes the ASIC design/FPGA design in the inter-clock domain signal processing methods.
<forrest1> 在 2025-02-04 上传 | 大小：267kb | 下载：0

[VHDL编程] vhdl

说明：design of vhdl coding for genetic algorithm
<ram kumar> 在 2025-02-04 上传 | 大小：232kb | 下载：0

[VHDL编程] PPT

说明：大学EDA课程的课件以及课后部分习题的程序。包括最基本的加法器、计数器、LED显示以及部分高级VHDL程序。-University of EDA software programs, as well as some after-school exercise procedures. Including the most basic adder, counter, LED display, as well as some high-lev
<寂静的璀璨> 在 2025-02-04 上传 | 大小：8.15mb | 下载：0

[VHDL编程] QuartusIIhelp2

说明：Program: eSupport.com BIOS Agent Version 3.66 BIOS Date: 10/31/08 BIOS Type: American Megatrends BIOS ID: 64-0100-000001-00101111-103108-Cantiga-N80VC207 OEM Sign-On: BIOS Date: 10/31/08 Ver: 207-Program: eSupp
<jason deng> 在 2025-02-04 上传 | 大小：825kb | 下载：0

[VHDL编程] multiplexer

说明：multiplexer xilinx FPGA
<kkkkkk> 在 2025-02-04 上传 | 大小：303kb | 下载：0

[VHDL编程] DDS

说明：基于EPM7128的数字合成信号发生器（DDS）设计。通过对EPM7128编程，组合出地址累加器、数据锁存器、256*8位ROM空间。外接DA可实现正弦波输出功能-EPM7128-based signal generator for digital synthesis (DDS) design. EPM7128 through programming, the combination of address accumulator, da
<xiaoyu> 在 2025-02-04 上传 | 大小：346kb | 下载：0