资源列表
[VHDL编程] myprogram
说明:hi view it its my first code in vhdl<naveenkumar> 在 2025-02-04 上传 | 大小:2kb | 下载:0
[VHDL编程] Morgan.Kaufmann.VHDL.2008.Just.the.New.Stuff.Dec.
说明:A tutorial e-book fo VHDL by Kaufma-A tutorial e-book fo VHDL by Kaufmann<Ali> 在 2025-02-04 上传 | 大小:783kb | 下载:0
[VHDL编程] WaveletCompression
说明:wavelet compression describes the compression techniques<sridhar> 在 2025-02-04 上传 | 大小:531kb | 下载:0
[VHDL编程] s7enable_send0x55_UART_9600
说明:最简单的UART发送程序,vhdl编写,系统时钟40M,波特率9600,外Load有效(一个高脉冲)即向PC发送一个字节0X-UART to send the simplest procedures, vhdl prepared, the system clock 40M, baud rate 9600, outside the Load effective (a high-pulse) to the PC sends a byte 0<wangxue> 在 2025-02-04 上传 | 大小:441kb | 下载:0
[VHDL编程] steppermotordrive_latest.tar
说明:stepper motor control through vhdl coding<sridhar> 在 2025-02-04 上传 | 大小:10kb | 下载:0
[VHDL编程] Xil3SD1800A_MIG_simplifiedUI_vlog_v92
说明:verilog 实现的spartan 3A dsp start kit DDR2 SDRAM 控制器-verilog achieved spartan 3A dsp start kit DDR2 SDRAM controller<ma yirong> 在 2025-02-04 上传 | 大小:887kb | 下载:0
[VHDL编程] half_adder
说明:一个半加器,具有进位和位数相加的基本功能,可作为全加器的基本模块-One and a half adder with binary and the sum of the basic functions of the median, full adder can be used as the basic module<xk> 在 2025-02-04 上传 | 大小:72kb | 下载:0