[VHDL编程] 3

说明：基于FPGA的任意信号发生器，毕业设计完整稿，适合做毕设的同学参考-FPGA-based arbitrary signal generator, a complete draft graduation project, suitable for students to complete reference
<王男> 在 2025-02-03 上传 | 大小：80kb | 下载：0

[VHDL编程] xapp486

说明：基于FPGA实现7:1的串行化（含文档）-7:1 Serialization in Spartan-3E FPGAs at Speeds Up to 666 Mbps
<wicky> 在 2025-02-03 上传 | 大小：3.14mb | 下载：0

[VHDL编程] xapp856

说明：基于FPGA的SFI接口实现（VHDL，Verilog and doc）-SFI-4.1 16-Channel SDR Interface with Bus Alignment
<wicky> 在 2025-02-03 上传 | 大小：543kb | 下载：0

[VHDL编程] delay_early_gate

说明：超前滞后锁相环，可以精确的是想符号同步的 采用V_LOG代码编写 可以直接使用-Lead and lag phase-locked loop can be accurate is to synchronize the use of symbols V_LOG code can be directly used to prepare
<刘伟> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] xapp283

说明：YUV到RGB的色彩空间转换器(VHDL,Verilog and doc)-Color Space Converter: Y’CrCb to R’G’B’
<wicky> 在 2025-02-03 上传 | 大小：171kb | 下载：0

[VHDL编程] xapp622

说明：644 MHz SDR LVDS 发射器/接收器(verilog and doc)-644-MHz SDR LVDS Transmitter/Receiver
<wicky> 在 2025-02-03 上传 | 大小：347kb | 下载：0

[VHDL编程] xapp860

说明：16通道DDR的LVDS接口（VHDL,Verilog and doc）-16-Channel, DDR LVDS Interface with Real-Time Window Monitoring
<wicky> 在 2025-02-03 上传 | 大小：635kb | 下载：0

[VHDL编程] FPGA

说明：本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： l 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 l 形成风格良好和完整的文档。 l 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程
<your name> 在 2025-02-03 上传 | 大小：32kb | 下载：0

[VHDL编程] _QuartusII

说明：华为_QuartusII指南，华为_QuartusII指南华为_QuartusII指南-华为_QuartusII指南华为_QuartusII指南华为_QuartusII指南
<your name> 在 2025-02-03 上传 | 大小：2.34mb | 下载：0

[VHDL编程] watch_dog_rtl_source

说明：Watchdog timer verilog RTL code
<Chris> 在 2025-02-03 上传 | 大小：10kb | 下载：0

[VHDL编程] timer_rtl_source

说明：Timer verilog RTL code
<Chris> 在 2025-02-03 上传 | 大小：11kb | 下载：0

[VHDL编程] D

说明：bit append16 VHDL source code
<kim> 在 2025-02-03 上传 | 大小：2kb | 下载：0