资源列表
[VHDL编程] EXERCISE_5_3_4_3
说明:CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位-M for the clock pulse CLK mode control allow CO to enter into the S displacement control mode shift 0-3 D [7<623902748> 在 2025-01-27 上传 | 大小:1.38mb | 下载:0
[VHDL编程] rc5spartanboard
说明:rc5 encryption implementation using vhdl on spartan board-rc5 encryption implementation using vhdl on spartan board...<hatela> 在 2025-01-27 上传 | 大小:3kb | 下载:0
[VHDL编程] EDA-elevator-controller
说明:在QuartusII里用VHDL仿真实现电梯控制器-QuartusII elevator controller VHDL Simulation<Yolanda> 在 2025-01-27 上传 | 大小:395kb | 下载:0
[VHDL编程] manchester_verilog
说明:用verilog写的一个manchester code的代码,含编解码-Used to write a verilog code for manchester code containing codec<stream> 在 2025-01-27 上传 | 大小:9kb | 下载:0