资源列表
[VHDL编程] S02《Artix7*秘籍》MIG_DDR内存应用
说明:artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)<北极徘徊> 在 2024-10-07 上传 | 大小:5444608 | 下载:0
[VHDL编程] Verilog的150个经典设计实例
说明:非常有用的verilog的150个经典编程实例(150 classic programming examples of Verilog)<叫我小白呀> 在 2024-10-07 上传 | 大小:113664 | 下载:0
[VHDL编程] crc16
说明:verilog 语言下的硬件CRC校验:CRC16(CRC verification in Verilog: CRC 16)<suncrystal> 在 2024-10-07 上传 | 大小:3072 | 下载:0
[VHDL编程] apbi2c-master
说明:apb转i2c verilog 实现(APB bus interface to I2C bus interface)<AyanamiC> 在 2024-10-07 上传 | 大小:445440 | 下载:0
[VHDL编程] MPX CPU
说明:Open source implementation of MPX CPU (mips compatible) in Verilog<xptogudovan> 在 2022-05-01 上传 | 大小:14723 | 下载:0
[VHDL编程] S1 CPU core
说明:S1 Core (codename Sirocco) is an open source hardware microprocessor design developed by Simply RISC. Based on Sun Microsystems' UltraSPARC T1, the S1 Core is licensed under the GNU General Public License, which is the l<xptogudovan> 在 2022-05-01 上传 | 大小:1114206 | 下载:0
[VHDL编程] Flexpret CPU core
说明:Flexpret is RISCv implementation core hardware multithreaded<xptogudovan> 在 2022-05-01 上传 | 大小:1785155 | 下载:0
[VHDL编程] VHDL for circle square
说明:vhdl code for print circle and square on monitor<khsaloum> 在 2022-09-22 上传 | 大小:2905485 | 下载:0