资源列表

« 1 2 ... .00 .01 .02 .03 .04 4105.06 .07 .08 .09 .10 ... 4311 »

[VHDL编程cordic

说明:cordic算法,实现加减乘除、幂次方、开方的运算(CORDIC algorithm implementation, power add, subtract, multiply and divide and square root operations)
<zhr1995yx > 在 2024-11-13 上传 | 大小:229kb | 下载:0

[VHDL编程verilog

说明:8位计数器,可以实现计数器的相关功能,内涵verilog文件和testbench文件(8 bits counter,include v and testbech files ,has the ability of 8 bits counter)
<wow111 > 在 2024-11-13 上传 | 大小:14kb | 下载:0

[VHDL编程signal

说明:简易频谱仪 256位 采用了直接数字频率合成技术(DDS)和计算机控制技术,选择美国Analog Devices公司的高度集成DDS芯片AD9851和AT89S52单片机作为控制器件,设计了一种基于DDS的程控信号发生器。用C语言进行了软件应用设计。实验结果表明,该信号发生器能较好地产生较高稳定度的激励信号,具有较高的实用价值。(Simple spectrum meter 256 bit)
<luke28 > 在 2024-11-13 上传 | 大小:6.98mb | 下载:0

[VHDL编程Module基础全集

说明:如题,各种veirlog 基础代码大全,虽功能不及ip核,但却可以学习到很多(For example, all kinds of veirlog base code, though not as functional as IP core, can learn a lot)
<halibote > 在 2024-11-13 上传 | 大小:32kb | 下载:0

[VHDL编程example_book

说明:一些简单的FPGA verilog小程序,对FPGA入门者有所帮助(Some simple FPGA Verilog small program to help beginners FPGA)
<coolor > 在 2024-11-13 上传 | 大小:8mb | 下载:0

[VHDL编程拨码开关选择

说明:verilog 拨码开关选择 fpga设计(verilog dfdjfjfdklf kfndsvnm)
<petpat > 在 2024-11-13 上传 | 大小:293kb | 下载:0

[VHDL编程贪吃蛇

说明:都是废话电视剧方法那就回家避难硐室不烦你(dshdjsdhdhfjdskfk nbkjknl)
<petpat > 在 2024-11-13 上传 | 大小:1.2mb | 下载:0

[VHDL编程35_OV7725_VGA_DDR3_LX16_joint

说明:多目摄像头同屏显示,实现图像分割,xilinx公司芯片,ISE平台开发(Multi camera on the same screen display, image segmentation, Xilinx company chip, ISE platform development)
<黑色命运d幽默 > 在 2024-11-13 上传 | 大小:15.24mb | 下载:0

[VHDL编程Altera_lcd_color_bar_117

说明:altera公司飓风四代芯片,LCD屏幕彩条显示,有效实现行、场扫描。练习FPGA驱动VGA或LCD显示的入门程序(Altera hurricane four generation chip, LCD screen color display, the effective realization of line and field scanning.Practice FPGA to drive VGA or LCD display)
<黑色命运d幽默 > 在 2024-11-13 上传 | 大小:3.58mb | 下载:0

[VHDL编程verilog-i2c-master

说明:i2cccccc masyettttttttttttt
<ramesh231 > 在 2024-11-13 上传 | 大小:48kb | 下载:0

[VHDL编程hispi_example_design

说明:hispi high spededddddddddddddddd
<ramesh231 > 在 2024-11-13 上传 | 大小:619kb | 下载:0

[VHDL编程ug901-vivado-synthesis-examples

说明:verilog edge detector codee, for vibado tollssssss
<ramesh231 > 在 2024-11-13 上传 | 大小:60kb | 下载:0
« 1 2 ... .00 .01 .02 .03 .04 4105.06 .07 .08 .09 .10 ... 4311 »

源码中国 www.ymcn.org