[VHDL编程] 16位乘法器

说明：自已写的一个16X16的乘法器，速度比较慢。初学者练习练习！-own writing an audio Multiplier, speed is relatively slow. Beginners practice practice!
<唐勇翔> 在 2024-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] sopc

说明：altera推出的基于它们fpga和cpld的构建嵌入式系统的新技术sopc的介绍。其集成在quartus II中-ALTERA due to launch them and they simply cpld Construction of the new Embedded System Technology sopc briefing. Its integrated into the Quartus II
<刘吉> 在 2024-12-23 上传 | 大小：8.45mb | 下载：0

[VHDL编程] rtl

说明：用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim
<刘吉> 在 2024-12-23 上传 | 大小：91kb | 下载：0

[VHDL编程] 标准的串口通讯设计VHDL

说明：标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
<于飞> 在 2024-12-23 上传 | 大小：10kb | 下载：0

[VHDL编程] 结合XILINXCPLD RS232通信(verilog)

说明：结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source
<于飞> 在 2024-12-23 上传 | 大小：119kb | 下载：0

[VHDL编程] 能综合的YCrCb2RGB模块（verilog)_采用3级流水线

说明：能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术 -can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do with fractional arithmetic, there is pipelining technology
<于飞> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Xilinx公司网站下的SDRAM Controller的参考设计

说明：
<于飞> 在 2024-12-23 上传 | 大小：125kb | 下载：0

[VHDL编程] 35_486_bus

说明：请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第75例是同一个电路的不同部分的描述，可以 一起参考这两个例子的描述。-Please note : The cases include the descr iption of the source file type, version of the study can not b
<撒旦> 在 2024-12-23 上传 | 大小：6kb | 下载：0

[VHDL编程] 8位数字频率计

说明：数字频率计~ VHDL 实现 可以实现频率的测量和现实的功能 8位-digtal frequency tester (use vhdl) can be used to test frequency (8bit)
<熊明> 在 2024-12-23 上传 | 大小：642kb | 下载：0

[VHDL编程] uart from opencores

说明：用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好-VHDL implement serial port, it can communicate with pc, it can accept and send message, and it can be interrupted.
<熊明> 在 2024-12-23 上传 | 大小：9kb | 下载：0

[VHDL编程] xsoc-beta-093

说明：This free cpu-ip! use verilog
<王军> 在 2024-12-23 上传 | 大小：3.19mb | 下载：0

[VHDL编程] mealy FSM

说明：mealy fsm 和moore fsm-mealy Fsm and moore Fsm
<scy> 在 2024-12-23 上传 | 大小：1kb | 下载：0