资源列表
[VHDL编程] zhtaijixingneng
说明:状态机的性能考察.rar 状态机的性能考察.rar-Study the performance of state machine. Rar inspect the performance of state machine. Rar<heanyu> 在 2024-11-20 上传 | 大小:226kb | 下载:0
[VHDL编程] Thetutorialofsynplify
说明:FPGA的专业综合工具,学习此第三方工具的经典教程-FPGA 专 业 酆 危 撸 学魏 说 叩 木坛<殷金坚> 在 2024-11-20 上传 | 大小:1.13mb | 下载:0
[VHDL编程] VHDLtraining
说明:软件式的VHDL学习工具,能帮助你更好的掌握VHDL的应用-VHDL-based software, learning tools, can help you better grasp the application of VHDL<zhu> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] an499_design_example
说明:cpld 控制 8-32M sdram 控制器 maxII epm570实现。-CPLD control 8-32M sdram controller maxII epm570 realize.<王可见> 在 2024-11-20 上传 | 大小:423kb | 下载:0
[VHDL编程] work2CNT10
说明:设计含异步清零和同步时钟使能的加法计数器-Clear design with asynchronous and synchronous clock so that the adder counter<lkiwood> 在 2024-11-20 上传 | 大小:28kb | 下载:0
[VHDL编程] work3CNT4BDECL7S
说明:7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c<lkiwood> 在 2024-11-20 上传 | 大小:81kb | 下载:0