[VHDL编程] cic-simo

说明：用于dspbuilder 可以直接生成vhdl源码，或者verilog源码-用于dspbuilder ?梢灾 ??由??蓈hdl?
<wq> 在 2024-11-20 上传 | 大小：39kb | 下载：0

[VHDL编程] MPEG

说明：MPEG-2TS 流嵌入控制数据的设计，设计的要求是用控制数据替换MPEG-2 TS 流中的空帧-MPEG-2TS control data stream embedded in the design, the design requirements is to control data to replace MPEG-2 TS stream of the air fr a me
<wq> 在 2024-11-20 上传 | 大小：246kb | 下载：0

[VHDL编程] quartus_unix[1]

说明：QuartusII8.0 Unix 和Linux按照指南-QuartusII8.0 Unix and Linux in accordance with the Guide
<桑圣锋> 在 2024-11-20 上传 | 大小：628kb | 下载：0

[VHDL编程] address_lookup

说明：解交织地址产生的matlab代码，通过验证，可放心使用！-陆 芒 陆 禄脰 炉 渭脴脰 虏 煤脡煤渭脛matlab
<骆军> 在 2024-11-20 上传 | 大小：247kb | 下载：0

[VHDL编程] dianhuajifei

说明：Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用-Verilog language telephone billing system, this is only the source code, the need to use software such as quartusII
<王阳> 在 2024-11-20 上传 | 大小：294kb | 下载：0

[VHDL编程] vga_vhdl

说明：针对FPGA一个实现vga显示的很好的例程，vhdl语言编写。-FPGA realize for a good vga display routines, vhdl language.
<王明> 在 2024-11-20 上传 | 大小：12kb | 下载：0

[VHDL编程] multifunction_clock

说明：此为多功能数字电子钟的vhdl代码，有闹钟、时间可调、计时等功能-This is a multi-function digital electronic clock VHDL code, has an alarm clock, time adjustable, timing and other functions
<naturexu> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] ADCcontrol

说明：利用c控制adc，主要是控制字写入，状态控制。-C control the use of adc, is mainly controlled write, the state of control.
<mmist> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] afb41325-6770-4395-a6e9-cc248fce9d2c

说明：自己设计的，电子出租车计价器，看看有没有什么问题 -Of their own design, electronic Taximeter see if there is no problem
<accounts> 在 2024-11-20 上传 | 大小：308kb | 下载：0

[VHDL编程] VHDL

说明：VHDL经典教程,下了不会后悔-VHDL Tutorial classic, the next will not regret it
<寻根 > 在 2024-11-20 上传 | 大小：2.88mb | 下载：0

[VHDL编程] cnt_high

说明：利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用-Realize the frequency of testing the use of FPGA-based VHDL realize, has a good test performance can be directly used
<梁光辉> 在 2024-11-20 上传 | 大小：263kb | 下载：0

[VHDL编程] freq_cnt

说明：利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
<梁光辉> 在 2024-11-20 上传 | 大小：266kb | 下载：0