[VHDL编程] frequency-division

说明：分频，对原时钟进行2分频，三分频，四分频，和八分频-frequency division
<王菲菲> 在 2024-11-16 上传 | 大小：11kb | 下载：0

[VHDL编程] vivado-boards-master

说明：xilinx 的vivado开发板的板级支持包。直接拷贝到vivado安装目录下就可以。-xilinx vivado examples
<刘新> 在 2024-11-16 上传 | 大小：181kb | 下载：0

[VHDL编程] CISCmodel-machane

说明：cisc 模型机设计全部文件cisc Model Design All files-cisc Model Design All files
<邱天> 在 2024-11-16 上传 | 大小：890kb | 下载：0

[VHDL编程] Dac_spi

说明：spi dac for artix7 vivado
<ravenelco> 在 2024-11-16 上传 | 大小：24.37mb | 下载：0

[VHDL编程] rna

说明：top transmition of implement spi, compiled in vivado 2016 in basys 3
<ravenelco> 在 2024-11-16 上传 | 大小：177kb | 下载：0

[VHDL编程] zsy_422_20160911_backup

说明：RS422协议芯片OX16C950底层驱动程序，Verilog语言编写，Quartus ii 15.0开发，可实现数据收发，用串口调试助手可以观察。-RS422 protocol chip OX16C950 low-level driver, Verilog language, Quartus ii 15.0 development, can achieve data transceiver, with the serial debug
<李> 在 2024-11-16 上传 | 大小：3.32mb | 下载：0

[VHDL编程] OExp11-OwnMCPU

说明：浙江大学计算机组成实验课工程代码，多周期CPU设计控制器实现。-Multi-cycle CPU design of the controller.
<林恣> 在 2024-11-16 上传 | 大小：7.17mb | 下载：0

[VHDL编程] LED

说明：FPGA LED QUARTUISS VHDL
<z> 在 2024-11-16 上传 | 大小：11kb | 下载：0

[VHDL编程] dvi_demo

说明：verilog实现的DVI 视频编码输出与输入，已在altera Cyclone IV 上实现。-DVI encode and decode in Verlog language.Have been tested in altera FPGA Cycloene IV
<杜> 在 2024-11-16 上传 | 大小：46kb | 下载：0

[VHDL编程] hdmi_demo

说明：hdmi 视频编解码输入输出模块，verilog实现-hdmi encoder and decoder in verilog.
<杜> 在 2024-11-16 上传 | 大小：42kb | 下载：0

[VHDL编程] fpga-jpeg

说明：fpga 实现 jpeg 编码，已在altera 公司fpga上测试通过。-jpeg encoder ,has been tested in altera FPGA
<杜> 在 2024-11-16 上传 | 大小：101kb | 下载：0

[VHDL编程] DDS30k

说明：在quartus开发平台基于直接数字频率合成技术利用Verilog语言实现正弦信号和三角波信号发生(Verilog was used to generate sine and triangle wave signals based on direct digital frequency synthesis in quartus development platform.)
<gmj3841168> 在 2024-11-16 上传 | 大小：5.93mb | 下载：0