[VHDL编程] ieee-std-1364

说明：做EDA的，就不用介绍这个文件了吧，IEEE1364标准（开放）。-done, would not have introduced the document on the bar, IEEE1364 standard (open).
<周贤> 在 2024-12-23 上传 | 大小：1.36mb | 下载：0

[VHDL编程] IP core

说明：VHDL ip core的设计，软核的设计方法-VHDL core of the design, soft-core design
<周贤> 在 2024-12-23 上传 | 大小：405kb | 下载：0

[VHDL编程] verilog2000

说明：
<周贤> 在 2024-12-23 上传 | 大小：44kb | 下载：0

[VHDL编程] Verilog HDL Examples

说明：verilog的入门级别的例子（转载）-Verilog entry-level examples (reproduced)
<周贤> 在 2024-12-23 上传 | 大小：85kb | 下载：0

[VHDL编程] fpga学习中常用的缩略语

说明：fpga学习中常用的缩略语-commonly used abbreviations
<周贤> 在 2024-12-23 上传 | 大小：27kb | 下载：0

[VHDL编程] max2work

说明：verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
<潘绍明> 在 2024-12-23 上传 | 大小：276kb | 下载：0

[VHDL编程] MYCPU2.0

说明：用verilog编写在FLEX10K上实现的简易CPU-used in the preparation of Verilog FLEX10K achieve simple CPU
<张桓铭> 在 2024-12-23 上传 | 大小：25kb | 下载：0

[VHDL编程] flowadd

说明：verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog
<张桓铭> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] custom_mul

说明：vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
<刘陆陆> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] cuart

说明：verilog编写的全功能串口-verilog programme of serial port
<刘陆陆> 在 2024-12-23 上传 | 大小：5kb | 下载：0

[VHDL编程] percent

说明：verilog编写的计算百分比模块-Verilog prepared by calculating the percentage module
<刘陆陆> 在 2024-12-23 上传 | 大小：91kb | 下载：0

[VHDL编程] pipe

说明：verilog编写的流水线模块-Verilog modules prepared by the Pipeline
<刘陆陆> 在 2024-12-23 上传 | 大小：5kb | 下载：0