[VHDL编程] ManchesterCode

说明：VHDL编写的曼彻斯特编码程序，已验证通过，文件为完整的工程-VHDL, Manchester coding process has been verified through the file for the complete project
<曾宪深> 在 2025-04-25 上传 | 大小：111kb | 下载：0

[VHDL编程] Embedded-Systems-Lab-2

说明：Configure your altera fpga and get features explored
<mmgh> 在 2025-04-25 上传 | 大小：1.11mb | 下载：0

[VHDL编程] generate-coordinates

说明：使用VHDL编写语言，巧妙的利用计数器和循环输出一个坐标系，由于VHDL出现负数比较麻烦，全部由正数代替，输出一个原点在中心，半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。-Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, a
<韩韬> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA-experimental-guide-book

说明：利用QUARTUS II 8.1软件进行简单的EDA设计。该实验指导书原理阐述清楚，内容详尽，实验过程描述清楚，每一个实验步骤都有具体的截图。该实验指导书包括四个基本实验：实验1 QUARTUS II 8.1软件的使用；实验2 图形法设计24进制计数器；实验3 60进制计数器；实验4 简易数字钟。-Use QUARTUS II 8.1 software for simple EDA design. The experiment inst
<xiaoyezi> 在 2025-04-25 上传 | 大小：2.42mb | 下载：0

[VHDL编程] Desktop

说明：频率检测，verilog hdl,单片机用C8051F120外部中断0。测量范围2Hz到9MHz-Frequency detection, verilog hdl, C8051F120 microcontroller with external interrupt 0. Measuring range 2Hz to 9MHz
<www> 在 2025-04-25 上传 | 大小：2.29mb | 下载：0

[VHDL编程] quartus-II-shuzizhong

说明：数字钟的设计 包括电路图连接实现 可以加深对数字电路的理解-The design of digital clock including circuit diagram to connect implementation can deepen the understanding of the digital circuit
<冉天天> 在 2025-04-25 上传 | 大小：437kb | 下载：0

[VHDL编程] fsm

说明：有限状态机的一种实现框架，更健壮，更易于表达。-An implementation fr a mework of finite state machines, more robust and easier to express.
<yyd> 在 2025-04-25 上传 | 大小：317kb | 下载：0

[VHDL编程] ADD

说明：含异步清零和同步时钟使能的4位加法计数器的设计-Synchronization with asynchronous clear and clock enable the addition of four counter design
<张琳> 在 2025-04-25 上传 | 大小：1.09mb | 下载：0

[VHDL编程] clock

说明：秒表，含24进制时钟和60进制的分钟和秒钟-Stopwatch, clock with 24 hex and 60 hex minutes and seconds
<张琳> 在 2025-04-25 上传 | 大小：262kb | 下载：0

[VHDL编程] SIN

说明：用状态机对DAC0832电路实现控制SIN函数发生器-DAC0832 state machine for controlling SIN function generator circuit implementation
<张琳> 在 2025-04-25 上传 | 大小：1.84mb | 下载：0

[VHDL编程] DMA

说明：DMA方式A/D采样控制电路设计，输出数据-DMA mode A/D sampling control circuit design, output data
<张琳> 在 2025-04-25 上传 | 大小：208kb | 下载：0

[VHDL编程] FRENQ

说明：4位十进制频率计的设计，通过采用1Hz时钟对待测时钟进行频率测定-4 decimal frequency of the design, through the use of 1Hz clock to treat the measured clock frequency measurement
<张琳> 在 2025-04-25 上传 | 大小：54kb | 下载：0