资源列表
[VHDL编程] 16-bit数的偶数奇偶校验
说明:16-bit数的偶数奇偶校验及阶乘运算,用verilog写-16-bit number of even parity and factorial computation, written using Verilog<杨艳 > 在 上传 | 大小:1kb | 下载:0
[VHDL编程] 微处理机接口电路设计
说明:微处理机接口电路设计,用verilog写-microprocessor interface circuit design, writing Verilog<杨艳 > 在 上传 | 大小:2kb | 下载:0
[VHDL编程] random data gen(vhdl)
说明:任意数据发生器的源代码-arbitrary data source code generator<王锋> 在 上传 | 大小:95kb | 下载:0
[VHDL编程] Verilog_HDL_Synthesis_A_Practical_Primer-Bhaskar-
说明:Verilog HDL Synthesis A Practical_Primer Bhaskar-1998<behnam5670> 在 上传 | 大小:4.81mb | 下载:0