[VHDL编程] DDS_SYS_CLK100M

说明：基于FPGA的信号源设计，100M时钟，32位相位累加，能产生正玄波、方波，三角波，锯齿波，频率可调，频率范围0.03HZ-15MHZ。-FPGA-based signal source design, 100M clock, 32-bit phase accumulation can produce sine wave, square wave, triangle wave, sawtooth, adjustable frequenc
<zhangchuan> 在 2025-02-05 上传 | 大小：2.61mb | 下载：0

[VHDL编程] uart-project

说明：uart verilog zzpoifeow fwpoep wf wpo fpw pdfikwpoe e opfewiepfow [efkpow f pkw[fpkdw[kef[w fkepowkf[ok[ew f[pekwp fpoefi[wie-UART verilog
<silena> 在 2025-02-05 上传 | 大小：586kb | 下载：0

[VHDL编程] config

说明：cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
<neggaoui> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] revisions-sur-la-conception-VHDL

说明：cours VHDL comment on va apprendre la programmation vhdl
<neggaoui> 在 2025-02-05 上传 | 大小：123kb | 下载：0

[VHDL编程] defuzzification

说明：cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
<neggaoui> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] fuzzification

说明：cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
<neggaoui> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] fuzzy_rulebase

说明：cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
<neggaoui> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] 1_wire

说明：基于niosII设计的ds18b20控制温度设计，能在开发板上实现。-Based on niosII design ds18b20 temperature control design can be achieved in the development board.
<牛虻> 在 2025-02-05 上传 | 大小：7.51mb | 下载：0

[VHDL编程] parity

说明：Eight bit Parity generator in verilog with Mux Generador de paridad de ocho bits con multiplexor
<megasdra> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] Control_Display

说明：Controlador de display siete segmentos en verilog El archivo contiene selector decodificador multiplexor y archivo para simulacion Sevent segment dispay controler in verilog for basys nexys2 nexys3 fpga boards This
<megasdra> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] dds

说明：dds控制，产生各种类型的信号，用状态机实现。-DDS control, to produce various types of signal, state machine implementation.
<yutao> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] youxianpaidui

说明：CPLD/FPGA开发常用程序，用CPLD实现可编程逻辑电路，优先排队电路编程实现-CPLD/FPGA development of common procedures, with CPLD programmable logic circuit, priority queuing circuit programming
<刘红喜> 在 2025-02-05 上传 | 大小：1kb | 下载：0