[VHDL编程] 10bitADS

说明：此VHDL程序是实现与单片机通讯，实现用单片机8个IO口控制FPGA做AD转换，且AD转换芯片是10bit，作高速AD转换。-This VHDL program is to achieve single-chip communication, control FPGA using a single-chip 8 IO port AD converter AD converter chip is a 10bit, for high-spe
<wang xian> 在 2025-02-08 上传 | 大小：1.24mb | 下载：0

[VHDL编程] mealy

说明：此代码能够运用状态机的思想实现mealy型的时序逻辑电路-This code can use state machine thought realize mealy type of sequential logic circuit
<边茂宣> 在 2025-02-08 上传 | 大小：1.85mb | 下载：0

[VHDL编程] moore

说明：此代码利用状态机的思想实现moore型的时序逻辑电路。-This code using state machine thought realize Moore type of sequential logic circuit
<边茂宣> 在 2025-02-08 上传 | 大小：1.48mb | 下载：0

[VHDL编程] dtsmg

说明：此代码运用的verilog语言实现对于动态数码管的编写，在动态数码管上显示0~7这几个数字。-This code using the verilog language realization for dynamic digital tube compiling, and in dynamic digital tube display 0 ~ 7 this a few Numbers
<边茂宣> 在 2025-02-08 上传 | 大小：2.12mb | 下载：0

[VHDL编程] ymq_38

说明：此代码运用verilog语言实现38译码器，在led来显示结果。-This code use verilog language realization and decoder, in led to display the results.
<边茂宣> 在 2025-02-08 上传 | 大小：2.17mb | 下载：0

[VHDL编程] code

说明：32位全加器 使用verilog写的硬件描述语言，xilinx芯片上运行过-32bits full adder
<许阳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：32bits流水线加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits pipelined adder verilog language, xilinx chip run through
<许阳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] daima

说明：32bits进位选择加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits carry select adder verilog language, xilinx chip run through
<许阳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] daima

说明：32bits提前进位加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits advance carry adder verilog language, xilinx chip run through
<许阳> 在 2025-02-08 上传 | 大小：43kb | 下载：0

[VHDL编程] code

说明：32bits补码加法器，verilog语言的，xilinx公司芯片上运行通过-The 32bits complement adder verilog language, xilinx chip run through
<许阳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Matrix_Keyboard

说明：Verilog编写的4x4矩阵键盘扫描代码，可用QurtursII直接打开工程。具体实现的功能为按下按键，数码管可相应显示0、1、...E、F-Verilog prepared 4x4 matrix keyboard scan code and it s directly available in QurtursII . The concrete realization of the function: key is pressed,
<wicoboy> 在 2025-02-08 上传 | 大小：253kb | 下载：0

[VHDL编程] Pll_prj

说明：FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz，然后通过两个不同频率时钟控制两个LED灯闪烁，通过闪烁频率可用观察PLL倍频效果-The FPGA PLL module test code, the code by instantiating a PLL to 25MHz system clock frequency doubling to 50MHz, and then by two dif
<wicoboy> 在 2025-02-08 上传 | 大小：142kb | 下载：0