资源列表
[VHDL编程] LIP1711CORE_system_gpio
说明:LIP1711 GPIO System Core Verilog source code<jc> 在 2025-04-24 上传 | 大小:4.64mb | 下载:0
[VHDL编程] LIP1741CORE_dvd_fsm
说明:LIP1741 DVD FSM Verilog source code<jc> 在 2025-04-24 上传 | 大小:210kb | 下载:0
[VHDL编程] LIP1754CORE_risc16_decoder
说明:LIP1754 RISC16 Decoder verilog source code.<jc> 在 2025-04-24 上传 | 大小:46kb | 下载:0
[VHDL编程] LIP1756CORE_dsp32_decoder
说明:LIP1756 DSP32 Decoder verilog source code.<jc> 在 2025-04-24 上传 | 大小:37kb | 下载:0
[VHDL编程] ra_str_gen1
说明:ripple with studture modeling vhdl file<parth> 在 2025-04-24 上传 | 大小:1kb | 下载:0
[VHDL编程] ir_clock_150hz
说明:divider frequancy of the altera to 150hz<sko07> 在 2025-04-24 上传 | 大小:7kb | 下载:0
[VHDL编程] VerilogCode_time_of_day_clock
说明:Verilog Code for time-of-day clock and it is implemented on Altera DE2 board-Verilog Code for time-of-day clock and it is implemented on Altera DE2 board<Rahul> 在 2025-04-24 上传 | 大小:2kb | 下载:0