资源列表

« 1 2 ... .74 .75 .76 .77 .78 2879.80 .81 .82 .83 .84 ... 4311 »

[VHDL编程UCF_FILES

说明:FPGA管脚分配资料,spanten3E!-FPGA!!!!!!!!!!!!!!
<高强> 在 2025-04-24 上传 | 大小:5kb | 下载:0

[VHDL编程FCS

说明:LabVIEW中所有这些能力的最终结果就是极大地提高了效率。许多方面的证据表明相对于传统编程工具效率提高了4到10倍。因此,这可能是导致不将LabVIEW视为一种通用的编程语言的最主要的原因。它是一个更高级的设计工具,从台式机器到嵌入式处理器,再到FPGA-yet few people realize it was originally developed by scientists to study spin and demonstr
<张涛> 在 2025-04-24 上传 | 大小:9kb | 下载:0

[VHDL编程tongyong

说明:通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。-General-purpose register group has a write port, when DRWr = 1 when the clk rising edge of the clock on the data bus write data DR [1 .. 0] specify the registe
<happy_tian> 在 2025-04-24 上传 | 大小:347kb | 下载:0

[VHDL编程dianzichen

说明:应用VHDL语言编写的电子秤程序,并且使用压力传感器-Applications written in VHDL, electronic scale program, and use the pressure sensor
<林泽宇> 在 2025-04-24 上传 | 大小:2kb | 下载:0

[VHDL编程VHDL_JTD

说明:设计任务要求 控制器部分的状态转移图和流程图;交通灯控制器:用于十字路口的交通灯控制器。实验要求: (1)东西方向各有一组红,黄,绿灯用于指挥交通,红,黄,绿的持续时间分别为25s,5s,20s 。 (2)当有紧急情况(如消防车)时,两个方向均为红灯亮,计时停止,当特殊情况结束后,控制器恢复原来状态,正常工作。 (3)两组数码管,以倒计时方式显示两个方向允许通行或禁止通行的时间。-Part of the design t
<zzx> 在 2025-04-24 上传 | 大小:143kb | 下载:0

[VHDL编程OneWireMaster

说明:美信onewire总线IP core,带验证激励-MAXIM DS1WM Synthesizable 1-Wire Bus Master IP core.
<zhoupang> 在 2025-04-24 上传 | 大小:55kb | 下载:0

[VHDL编程CORDIC

说明:cordic 算法分析 以及实现,分析得很不错-cordic algorithm analysis and implementation, analysis is pretty good
<zp> 在 2025-04-24 上传 | 大小:2.02mb | 下载:0

[VHDL编程Encoder

说明:VHDL Beispiel für Encoder
<sinp0915> 在 2025-04-24 上传 | 大小:443kb | 下载:0

[VHDL编程pci_postcode

说明:Postcode Anzeige für einen CPLD
<sinp0915> 在 2025-04-24 上传 | 大小:263kb | 下载:0

[VHDL编程AD0804

说明:AD0804的控制程序,有VHDL和verilog两个方式。还有AD0804的介绍,和状态机控制-AD0804 control program, there are two ways to VHDL and verilog. There AD0804 introduction, and the state machine control
<张业> 在 2025-04-24 上传 | 大小:32kb | 下载:0

[VHDL编程fifo_config

说明:This the fifo made fot Xilinx, spartan 3-This is the fifo made fot Xilinx, spartan 3
<Petr> 在 2025-04-24 上传 | 大小:4kb | 下载:0

[VHDL编程simulace_edk

说明:simulation of source in edk
<Petr> 在 2025-04-24 上传 | 大小:282kb | 下载:0
« 1 2 ... .74 .75 .76 .77 .78 2879.80 .81 .82 .83 .84 ... 4311 »

源码中国 www.ymcn.org