资源列表
[VHDL编程] Lab3
说明:This is stopwatch writen in Verilog HDL. Also there is code for 7-segment display decoder. I tested it on ALTERA de2-115 development and education board.<haramandic> 在 2025-03-04 上传 | 大小:8.32mb | 下载:0
[VHDL编程] decode3to8
说明:一个简单的3-8译码器,verilog语言文件-Simple 3-8 decoder, Verilog language<李彦超> 在 2025-03-04 上传 | 大小:1.27mb | 下载:0