[VHDL编程] 138-UART

说明：介绍TI 138芯片的串口通信协议及寄存器配置-Introduction TI 138 chip serial communication protocol and the configuration register
<张> 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] FaceR_PlatForm

说明：在Quartus6.0环境下，通过GPIO实现视频图像的采集，视频图像存储在自己编写的sram模块中-In Quartus6.0 environment, through GPIO collection of video images, video images are stored in their own modules written in sram
<张文浩> 在 2025-03-26 上传 | 大小：7.14mb | 下载：0

[VHDL编程] nios2audio

说明：通过altera开发板DE2_70实现语音记录与播放，添加FIR滤波器提升语音质量。附加硬件功能方框图以及软件流程图，以及改进方法。-By altera board DE2_70 voice recording and playback, added FIR filter to enhance the voice quality. Additional functional block diagram of the hardware a
<张文浩> 在 2025-03-26 上传 | 大小：11.66mb | 下载：0

[VHDL编程] te

说明：vhdl简单应用验证实例,包含设计以及验证源代码-simple vhdl design verify case
<saman哥> 在 2025-03-26 上传 | 大小：2kb | 下载：0

[VHDL编程] 81

说明：一个关于ＪＰＥＧ的例子，是用Verilog编写的，可以综合。-A case of JPEG is written in Verilog, can be integrated.
<wanglixia> 在 2025-03-26 上传 | 大小：185kb | 下载：0

[VHDL编程] CPLD

说明：CPLD编程，处理两路编码器的信号，可以将信号四倍频。同时能够控制IO的输入输出信号。-cpld program
<孙鹏飞> 在 2025-03-26 上传 | 大小：345kb | 下载：0

[VHDL编程] sheji

说明：伪随机码发射verilog HDL程序 大学生电子竞赛-Pseudo-random code transmitter verilog HDL program Undergraduate Electronic Contest
<朱守喜> 在 2025-03-26 上传 | 大小：2kb | 下载：0

[VHDL编程] segment_7

说明：在QUARTUS II用VHDL语言开发的7位数码管显示源码-In QUARTUS II VHDL language developed seven digital display source
<林培豪> 在 2025-03-26 上传 | 大小：240kb | 下载：0

[VHDL编程] EPM240verilog

说明：ledverilog seg7_verilog ex7_Cyclone_PLL_Test1 ex8_cyclone_PLL_Test2 基于EP1C3的进阶实验 keyscanverilog-ledverilog seg7_verilog ex7_Cyclone_PLL_Test1 ex8_cyclone_PLL_Test2 EP1C3 based on advanced experimental keyscanverilog
<饶> 在 2025-03-26 上传 | 大小：2.54mb | 下载：0

[VHDL编程] VHDL-test-code-8-bit-shift-register

说明：VHDL实验代码：8位移位寄存器，这是一个基于VHDL的8位寄存器，非常实用的一个小程序-VHDL test code: 8-bit shift register, which is a VHDL-based 8-bit registers, a very useful little program
<Johonson> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-codeBooth-multiplier

说明：VHDL实验代码：Booth乘法器，是一个基于VHDL语言开发的程序，非常的实用-VHDL test code: Booth multiplier, is a VHDL-based language development program, a very practical
<Johonson> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-code-divider

说明：VHDL实验代码：除法器，是一个基于VHDL语言开发的小程序，是关于除法的算法，比较实用-VHDL test code: divider, is a VHDL-based language developed by a small program, on the division algorithm, more practical
<Johonson> 在 2025-03-26 上传 | 大小：1kb | 下载：0