[VHDL编程] boxing

说明：信号发生器由波形选择开关控制波形的输出, 分别能输出正弦波、方波和三角波三种波形, 波形的周期为2秒-Signal generator by the waveform selector switch to control the output waveform, respectively, to the output sine wave, square and triangular waveforms in three waves, w
<王军> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] Lab1-INTRO

说明：vcs tutorial lab1，very good-vcs tutorial lab1, very good
<王一木> 在 2025-01-12 上传 | 大小：6kb | 下载：0

[VHDL编程] Lab2-PLI

说明：vcs tutorial Lab2-PLI verygood -vcs tutorial Lab2-PLI verygood
<王一木> 在 2025-01-12 上传 | 大小：4kb | 下载：0

[VHDL编程] zzs4

说明：用verilog实现的电子日历程序,在Quartus II上编译通过并成功实现-Using Verilog to achieve the electronic calendar program, compiled in the Quartus II and successfully achieved through
<张兵> 在 2025-01-12 上传 | 大小：647kb | 下载：0

[VHDL编程] jishiqi

说明：用verilog实现的记时器程序,在Quartus II上编译通过并成功运行-Realized by Verilog program in mind when, in the Quartus II compiled and successfully run through
<> 在 2025-01-12 上传 | 大小：2.12mb | 下载：0

[VHDL编程] qiangdaqi

说明：用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行-Answer realized by Verilog program, compiled in the Quartus II and successfully run through
<> 在 2025-01-12 上传 | 大小：186kb | 下载：0

[VHDL编程] ALU

说明：用verilog编写的32位alu部件，用于cpu制作-Prepared using Verilog 32 alu parts, used cpu production
<胡豫陇> 在 2025-01-12 上传 | 大小：3kb | 下载：0

[VHDL编程] LED

说明：数字时钟显示模块,用VERILOG HDL 实现-Digital clock display module, using the realization of VERILOG HDL
<liufanyu> 在 2025-01-12 上传 | 大小：11kb | 下载：0

[VHDL编程] CANSHUHUA

说明：Verilog参数化的课件,有兴趣的可以来看下-Verilog parameters of the courseware, interested can look at the next
<liufanyu> 在 2025-01-12 上传 | 大小：11kb | 下载：0

[VHDL编程] VerilogHDL_clock

说明：基于Verilog HDL设计的多功能数字钟，有兴趣的-Verilog HDL-based design of multi-function digital clock, interested
<沈三思> 在 2025-01-12 上传 | 大小：38kb | 下载：0

[VHDL编程] ethernet_tri_mode_rtl.tar

说明：以太网控制器verilog，含有mac,mii接口-Ethernet controller verilog, containing mac, mii interface
<> 在 2025-01-12 上传 | 大小：37kb | 下载：0

[VHDL编程] dzkk20060547

说明：VHDL Y语言的-Language VHDL Y
<> 在 2025-01-12 上传 | 大小：113kb | 下载：0