资源列表

« 1 2 ... .81 .82 .83 .84 .85 1786.87 .88 .89 .90 .91 ... 4311 »

[VHDL编程clk_div

说明:deviseur de fréquence pour fpga
<thami> 在 2025-04-04 上传 | 大小:1kb | 下载:0

[VHDL编程counter

说明:counter design in vhdl
<rukan> 在 2025-04-04 上传 | 大小:1kb | 下载:0

[VHDL编程S6_LCD_VHDL_2C35

说明:VHDL语言编写的LCD调试程序供学习用,不具有商业目的-LCD VHDL languages ​ ​ for learning to use the debugger, does not have a commercial purpose
<杨晓飞> 在 2025-04-04 上传 | 大小:1.47mb | 下载:0

[VHDL编程S6_LCD_VHDL_2C70

说明:另一个VHDL编写的LCD学习代码,仅供学习,不具有商业目的-Another study VHDL code LCD write, only to learn, not with a commercial purpose
<杨晓飞> 在 2025-04-04 上传 | 大小:129kb | 下载:0

[VHDL编程flash_test

说明:c语言编写的flash调试程序,供参考学习-c flash debugger written for the reference study
<杨晓飞> 在 2025-04-04 上传 | 大小:4kb | 下载:0

[VHDL编程shuzishizhong

说明:此代码是FPGA的数字时钟代码,使用的是verilog语言。-This code is the FPGA' s digital clock code, the use of the verilog language.
<秦志平> 在 2025-04-04 上传 | 大小:47kb | 下载:0

[VHDL编程Code-ALU16BIT

说明:Code ALU 8 bit vhdl arith and logic
<ductuyenxp> 在 2025-04-04 上传 | 大小:971kb | 下载:0

[VHDL编程VHDLvote7

说明:VHDLvote7是一个VHDL的投票程序,是我做的课程设计题目,编译通过并在实验板上运行成功-VHDLvote7 s always a VHDL program, with the time when minutes and seconds, and the digital display, is the subject of the curriculum design I do, compile and run successfu
<> 在 2025-04-04 上传 | 大小:65kb | 下载:0

[VHDL编程daccodings

说明:dac codings with spartasn3e
<navaneethan> 在 2025-04-04 上传 | 大小:7.21mb | 下载:0

[VHDL编程ourdev_573514

说明:高通滤波器的verilog实现,对初学者设计FIR有好处,分布式算法-Verilog implementation of high-pass filter, FIR design is good for beginners, distributed algorithm
<吴锦干> 在 2025-04-04 上传 | 大小:299kb | 下载:0

[VHDL编程HDB3

说明:HDB3编码 利用VDHL语言编写 实现数字基带传输HDB3编码-HDB3 code
<kid> 在 2025-04-04 上传 | 大小:1kb | 下载:0

[VHDL编程HDB3(2)

说明:利用vhdl编写 实现数字基带传输HDB3码解码程序-vhdl hdb3 decode
<kid> 在 2025-04-04 上传 | 大小:2kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 1786.87 .88 .89 .90 .91 ... 4311 »

源码中国 www.ymcn.org