[VHDL编程] pci_744

说明：vhdl pci core implemtation
<vport> 在 2025-03-26 上传 | 大小：4.15mb | 下载：0

[VHDL编程] divn

说明：除頻器, 輸入正整數n,clock 輸出clock -div a clock by n
<tonyder> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] zhu

说明：FH/MPSK仿真，基于模块化，可以自行设置过参数，实现不同功能。-FH/MPSK simulation, based on modular, you can set off their own parameters to achieve different functions.
<周波> 在 2025-03-26 上传 | 大小：12kb | 下载：0

[VHDL编程] vhdl

说明：用VHDL语言实现的多路选择器，分别有if、case等不同的方法-VHDL language with the multiplexer, respectively, if, case and other different ways
<周波> 在 2025-03-26 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：用VHDL语言实现的二进制到BCD码和格雷码的转换，程序通读性比较好。-VHDL language with the binary code and Gray code to BCD conversion, the program read through is better.
<周波> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] hdlc_decode

说明：基于Verilog的HDLC解码器。其中时钟的提取采用数字锁相环-The HDLC decoder based on Verilog. Which are extracted using digital phase-locked loop clock
<栾帅> 在 2025-03-26 上传 | 大小：2.59mb | 下载：0

[VHDL编程] hdlc_encode

说明：基于Verilog的HDLC解码器。输出外接485进行差分输出。-HDLC-based Verilog decoder. Output of an external differential output 485.
<栾帅> 在 2025-03-26 上传 | 大小：4.41mb | 下载：0

[VHDL编程] hdlc_7960

说明：基于Verilog的7960实现。主要实现曼彻斯特的编解码。采用的倍频采样的方法。-Based on the 7960 Verilog implementation. Main achieved Manchester encoding and decoding. Frequency sampling method used.
<栾帅> 在 2025-03-26 上传 | 大小：686kb | 下载：0

[VHDL编程] vhdlsvm

说明：这是用vhdl 编写的UART控制程序，已经通过测试-UART的完整源代码.-It is written in vhdl UART control program has been tested-UART complete source code.
<> 在 2025-03-26 上传 | 大小：396kb | 下载：0

[VHDL编程] gray

说明：基于Verilog的GRAY计数器。以及测试文件，在simulation的文件件中的top文件。-Based on Verilog, GRAY counter. And test files, the files in the simulation of the top pieces of the file.
<栾帅> 在 2025-03-26 上传 | 大小：2.31mb | 下载：0

[VHDL编程] 38018066-VHDL

说明：INTRODUCTION § The VHSIC Hardware Descr iption Language (VHDL) is an industry standard language used to describe hardware from the abstract to concrete level. § The language not only defines the syntax but also d
<phitoan> 在 2025-03-26 上传 | 大小：125kb | 下载：0

[VHDL编程] 50973937-VHDL-Report

说明：Introduction This report is organized as following.First, it is divided into chapter 2 to chapter 12. Within each chapter, VHDL code is presented at the beginning of each problem. Then, simulation results for these
<phitoan> 在 2025-03-26 上传 | 大小：993kb | 下载：0