[VHDL编程] counter

说明：simple counter I hope that will be useful. written in class at school I hope that is useful for all concerned
<Kaczmar86> 在 2025-03-12 上传 | 大小：55kb | 下载：0

[VHDL编程] 3

说明：vhdl 重要泡泡堂，经典，绝对经典，VHDL经典教程。-vhdl course explains, classic ppt.
<薛辉> 在 2025-03-12 上传 | 大小：155kb | 下载：0

[VHDL编程] fft

说明：fft的用VHDL的一个fpga程序，绝对经典！-fft of an fpga with VHDL program, absolutely classic!
<薛辉> 在 2025-03-12 上传 | 大小：496kb | 下载：0

[VHDL编程] virtual_keyboard

说明：通过PS2口连接键盘与FPGA，按动1-7数字键达到虚拟电子琴的效果-PS2 keyboard port connect to the FPGA ，press the number keys 1-7 to reach the effect of the virtual keyboard
<vivian> 在 2025-03-12 上传 | 大小：480kb | 下载：0

[VHDL编程] sync_neg

说明：本模块是利用时钟同步输入的异步信号，使信号用于状态机处理，减少跑飞的概率。-This module is to use asynchronous clock synchronization input signal, the signal for the state machine, decreases the probability of runaway."
<myt> 在 2025-03-12 上传 | 大小：3kb | 下载：0

[VHDL编程] keyscan3

说明：键盘扫描 以及输入后在LED 上的显示数字是无人分配【是大牌fks东平干净哦耍大牌企鹅王如图七二五体弱配挖潜普通孤儿我陪你 -After scanning the keyboard and input on the LED display digital distribution is no big fks Dongping 【is clean and the king penguins Oh diva seven hundred
<SEE> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga

说明：在MAX+plusII软件平台上，熟练运用VHDL语言，完成数字时钟设计的软件编程、编译、综合、仿真，使用EDA实验箱，实现数字时钟的硬件功能。-In the MAX+ plusII software platform, skilled use of VHDL, digital clock to complete the design of software programming, compilation, synthesis, si
<wangguochuan> 在 2025-03-12 上传 | 大小：106kb | 下载：0

[VHDL编程] MINEDDS

说明：DDS正弦波发生器，实现精确频率控制，采用的安捷伦的开发板。-DDS sine wave generator
<陶宇> 在 2025-03-12 上传 | 大小：1.91mb | 下载：0

[VHDL编程] ncvlog

说明：Cadence NC-verilog user guide C adence NC-verilog user guide C adence NC-verilog user guide Cadence NC-verilog user guide-Cadence NC-verilog user guide Cadence NC-verilog user guide Cadence NC-verilog user guid
<anwei2048> 在 2025-03-12 上传 | 大小：3.09mb | 下载：0

[VHDL编程] sdram

说明：使用VERILOG访问SRAM的程序，有需要的可以拿来借鉴-SRAM using VERILOG access procedures can be used in need of reference
<yangxin> 在 2025-03-12 上传 | 大小：2.15mb | 下载：0

[VHDL编程] baweipinlvji

说明：基于vhdl的八位频率计。非常好用欢迎大家下载-Vhdl based on the eight frequency meter. Very nice welcome to download
<高亮> 在 2025-03-12 上传 | 大小：52kb | 下载：0

[VHDL编程] 22222222222

说明：地址线为8位，数据线为八位的正弦信号发生器，采用文本原理图混合输入的方法。-8-bit address lines, data lines for the eight sinusoidal signal generator, using the text input method for mixed schematic.
<高亮> 在 2025-03-12 上传 | 大小：21.11mb | 下载：0