[VHDL编程] CRC

说明：CRC校验参考设计Verilog代码 包括所有代码-Verilog code for CRC check reference design includes all the code
<xuzunlei> 在 2025-03-12 上传 | 大小：10kb | 下载：0

[VHDL编程] LCD

说明：verilog语言编写的LCD读写代码，包括整个工程-read and write languages LCD verilog code, including the entire project
<xuzunlei> 在 2025-03-12 上传 | 大小：436kb | 下载：0

[VHDL编程] VGA

说明：VERILOG编写的VGA实验例程，包括整个工程，可以直接使用-VERILOG VGA written test routines, including the whole project, can be used directly
<xuzunlei> 在 2025-03-12 上传 | 大小：568kb | 下载：0

[VHDL编程] Core8051

说明：VERILOG编写的Core8051实验例程，包括整个工程，周立功公司提供-VERILOG Core8051 written test routines, including the entire project, provided ZLG
<xuzunlei> 在 2025-03-12 上传 | 大小：8.69mb | 下载：0

[VHDL编程] no1_arrengment_if

说明：no1_arrengment_if by vhdl using xlinx
<usef> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] NO2_SWITCH_IF

说明：swiych_if by vhdl using xlinx
<usef> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] 8051vlog

说明：8051IP核，verilog源代码，包含测试向量，-8051 IP Core verilog code， with testbench
<zhangq> 在 2025-03-12 上传 | 大小：246kb | 下载：0

[VHDL编程] cpu

说明：8位CISC模型计算机设计，包括加减法存储输出的运算-8-bit CISC model of computer design, including the addition and subtraction operations stored output
<李萌> 在 2025-03-12 上传 | 大小：571kb | 下载：0

[VHDL编程] dc_mult_32by32_ASM

说明：一个5级流水线结构的32*32 bits乘法器-A 5-stage pipeline structure of the 32* 32 bits multiplier
<David> 在 2025-03-12 上传 | 大小：90kb | 下载：0

[VHDL编程] CoreCFI

说明：VERILOG编写的CoreCFI实验例程，包括整个工程，可以直接使用-Prepared CoreCFI VERILOG test routines, including the whole project, can be used directly
<xuzunlei> 在 2025-03-12 上传 | 大小：842kb | 下载：0

[VHDL编程] DDRDDRIITest

说明：DDR&DDRII测试技术分析，来自安捷伦，有助于提高测试水平。-DDR & DDRII testing technical analysis, from Agilent to help increase test levels.
<木木> 在 2025-03-12 上传 | 大小：822kb | 下载：0

[VHDL编程] NO3_ALU_IF

说明：alu_if bu vhdl using xlinx
<usef> 在 2025-03-12 上传 | 大小：1kb | 下载：0