[VHDL编程] use_FPGA_control_VGA

说明：实现了用fpga控制vga的输出，资料简单，但是具有代表性。-To achieve control using fpga vga output, the data is simple, but representative.
<li> 在 2025-03-05 上传 | 大小：51kb | 下载：0

[VHDL编程] ddr2_test

说明：一个用Verilog写的DDR2的控制器（我们项目是在Altera的FPGA）成功仿真，并且使用到了项目中控制DDR2-A written using Verilog DDR2 controller (our project in Altera' s FPGA) successful simulation, and used to control the DDR2 in project
<左洪成> 在 2025-03-05 上传 | 大小：10.37mb | 下载：0

[VHDL编程] canlender_clock

说明：电子日历的设计源代码 verilog程序设计 通过仿真-The design of electronic calendar program design verilog source code simulation
<断桥> 在 2025-03-05 上传 | 大小：2.73mb | 下载：0

[VHDL编程] DAstate

说明：状态机，用FPGA控制DA发送串行指令方案-State machine, with the FPGA to send the serial command control program of DA
<here> 在 2025-03-05 上传 | 大小：10kb | 下载：0

[VHDL编程] subber

说明：完成一位二进制全减器的设计，采用原理图输入法和文本输入法分别实现，分层设计，底层由半加器（也用原理图输入法）和逻辑门组成-Completion of a binary full subtracter design, the use of schematic and text input method input method were realized, hierarchical design, the bottom of the ha
<sxh> 在 2025-03-05 上传 | 大小：113kb | 下载：0

[VHDL编程] XLXH

说明：完成序列为0111010011011010的序列生成器 2．用状态机设计实现串行序列11010的检测器 3. 若检测到符合要求的序列，则输出显示位为“1”，否则为“0” 4. 可对检测到的次数计数 -Complete sequence is 0111010011011010 sequence generator 2. State machine design using serial sequence of 11 010
<sxh> 在 2025-03-05 上传 | 大小：161kb | 下载：0

[VHDL编程] Verilog

说明：用verilog实现的电子日历程序,在Quartus II上编译通过-Implemented using verilog electronic calendar program, compiled by the Quartus II
<断桥> 在 2025-03-05 上传 | 大小：3kb | 下载：0

[VHDL编程] count

说明：设置一位控制位M，要求M=0：模23计数；M=1：模109计数；计数结果用两位静态数码管显示，显示BCD码； -Setting a control bit M, requires M = 0: mode 23 counts M = 1: model 109 counts counting results with the two of static digital display to show BCD code
<sxh> 在 2025-03-05 上传 | 大小：207kb | 下载：0

[VHDL编程] S7_PS2_RS232

说明：本实验实现PS/2接口与RS-232接口的数据传输， PS/2键盘上按下按键，可以通过RS-232自动传送到主机的串口调试终端上（sscom32.exe）； 并在数据接收区显示接收到的字符。 串口调试终端的设置：波特率115200，一个停止位，无校验位。 -The experimental realization of PS/2 interface and RS-232 data interface, PS/2 keyb
<陈亮> 在 2025-03-05 上传 | 大小：56kb | 下载：0

[VHDL编程] S6_VGA_change

说明：1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例 3。具体设计参考代码。 -1. Source file in src directory, QII Proj project files in the directory 2. Program can display in 800x600 resolution VGA display
<陈亮> 在 2025-03-05 上传 | 大小：436kb | 下载：0

[VHDL编程] MIMO

说明：介绍MINO系统在FPGA下如何开发，详细的介绍了过程！-MINO system introduced in the FPGA how to develop a detailed introduction to the process!
<lijiaxu> 在 2025-03-05 上传 | 大小：10.25mb | 下载：0

[VHDL编程] i2c

说明：该压缩包包含了i2c core设计需要的文献资料以及verilog编写实现i2c通信的源代码-The archive contains the i2c core design requires the preparation of literature and the verilog source code to achieve i2c communication
<jinyongchen> 在 2025-03-05 上传 | 大小：4.21mb | 下载：0