资源列表

« 1 2 ... .27 .28 .29 .30 .31 1432.33 .34 .35 .36 .37 ... 4311 »

[VHDL编程Synplify901.crack

说明:高性能综合工具Synplify9.0.1破解文件-High-performance integrated tool Synplify9.0.1 crack file
<姚志海> 在 2025-03-03 上传 | 大小:32kb | 下载:0

[VHDL编程amplifier-4549

说明:用分立元件打造运放,性能超过NE5532\AD827-is easy building Amplifier
<cpuos> 在 2025-03-03 上传 | 大小:17kb | 下载:0

[VHDL编程8085

说明:8085 full notes.. architecture, programming etc
<Amit Raj> 在 2025-03-03 上传 | 大小:975kb | 下载:0

[VHDL编程vhdlcodes

说明:its VHDL coding for full adder and full substractor. 1.Structural model for Half Adder 2.Structural model for Full Adder 3.VHDL code for BEHAVIORAL model of Full Adder 4.VHDL CODE: full substractor (dataflow):
<mohankrrishna> 在 2025-03-03 上传 | 大小:1kb | 下载:0

[VHDL编程vhdlcodes1

说明:vhdl programs for 4 bit ripple carry adder in structural and behavioural modelling
<mohankrrishna> 在 2025-03-03 上传 | 大小:1kb | 下载:0

[VHDL编程vhdlcodes2

说明:VHDL coding for a 4 bit comparator in structural and behavioural modelling.
<mohankrrishna> 在 2025-03-03 上传 | 大小:1kb | 下载:0

[VHDL编程vhdlcodes3

说明:VHDL coding for 2 to 4 decoder in dataflow modelling and for 4 bit parity checker in behavioural and for 3 bit parity generator in behavioural.
<mohankrrishna> 在 2025-03-03 上传 | 大小:1kb | 下载:0

[VHDL编程vhdlcodes4

说明:VHDL coding for 4X1 mux in behavioural modelling and for 16X1 mux in structural modelling.
<mohankrrishna> 在 2025-03-03 上传 | 大小:1kb | 下载:0

[VHDL编程SDRAM

说明:对SDRAM的介绍非常详细,里面有很多对SDRAM的程序控制模块的设计。-Very detailed presentation on the SDRAM, which has many of the SDRAM of the process control module.
<魏大胜> 在 2025-03-03 上传 | 大小:22.43mb | 下载:0

[VHDL编程ControllingElevatorbyFPGACode.txt

说明:This code is talk about how to programming FPGA to control Elevator.
<N> 在 2025-03-03 上传 | 大小:3kb | 下载:0

[VHDL编程DDS__FPGA

说明:基于FPGA的DDS信号发生器设计,包含Quartus 的工程,打开即可使用,Verilog 语言编写!-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读 显示对应的拉丁字符的拼音 字典- 查看字典详细内容
<小何> 在 2025-03-03 上传 | 大小:90kb | 下载:0

[VHDL编程lab1code

说明:时钟,可正计数,反记数,每分钟提示一次.时钟通过计数器实现,优化实现进位-a clock which can count on and count off. remain very minute
<慧子> 在 2025-03-03 上传 | 大小:8kb | 下载:0
« 1 2 ... .27 .28 .29 .30 .31 1432.33 .34 .35 .36 .37 ... 4311 »

源码中国 www.ymcn.org