[VHDL编程] LAC_adder16

说明：十六位超前进位加法器，Verilog HDL-16-ahead adder, Verilog HDL
<Li Yanwei> 在 2024-11-15 上传 | 大小：209kb | 下载：0

[VHDL编程] DES-source-code-by-HDL

说明：HDL实现的DES算法，及相关的Test bench激励文件-HDL achieve the DES algorithm, and the related documents incentive Test bench
<zyx> 在 2024-11-15 上传 | 大小：27kb | 下载：0

[VHDL编程] dpll0226

说明：用一片CPLD实现数字锁相环,用VHDL或V语言.-with a DPLL CPLD, VHDL or V language.
<sss> 在 2024-11-15 上传 | 大小：180kb | 下载：0

[VHDL编程] DPLL0227+V+qt6

说明：用一片CPLD实现数字锁相环,用VHDL或V语言.-with a DPLL CPLD, VHDL or V language.
<sss> 在 2024-11-15 上传 | 大小：272kb | 下载：0

[VHDL编程] pll1218

说明：用一片CPLD实现数字锁相环,用VHDL或V语言.-with a DPLL CPLD, VHDL or V language.
<sss> 在 2024-11-15 上传 | 大小：106kb | 下载：0

[VHDL编程] zhenxianyuxian

说明：zhe me duo shuo ming a da jia kan zhe xia zai ba-zhe me a duo shuo ming da jia kan zhe i gonna ba
<韩志军> 在 2024-11-15 上传 | 大小：10kb | 下载：0

[VHDL编程] usingVHDLtoimplementUART

说明：
<邓旭> 在 2024-11-15 上传 | 大小：310kb | 下载：0

[VHDL编程] 7064

说明：vhdl代码写的一个密码锁程序，用EPM7064SLC44-10就可以实现-vhdl code written in a code lock procedures used EPM7064SLC44-10 can be achieved
<w w w> 在 2024-11-15 上传 | 大小：117kb | 下载：0

[VHDL编程] ADC_16bit

说明：用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合-with verilog hardware descr iption language of 16 Digital to Analog source code can be integrated
<awp> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] my_ip_core

说明：在quartusII下用verilog语言自己写的IP核，对FPGA开发初学者有帮助的。-in quartusII verilog using their own language to write the IP core, FPGA development beginners to help.
<刘海> 在 2024-11-15 上传 | 大小：50kb | 下载：0

[VHDL编程] Crack_QII_13.1_Windows

说明：quartus 13.1 的破解文件 最新版本的破解文件-quartus 13.1 crack file latest version of the crack file
<沧海> 在 2024-11-15 上传 | 大小：27kb | 下载：0

[VHDL编程] Crack_QII_13.1_linux_ALL

说明：quartus 13.1 linux 的破解文件 最新版本的破解文件-quartus 13.1 linux crack file latest version of the crack file
<沧海> 在 2024-11-15 上传 | 大小：1.06mb | 下载：0