[VHDL编程] ycrcb_rgb

说明：YUV转RGB的源程序，使用到了硬件加速器，可利用FGPA的乘法器加速处理速度。-YUV to RGB source, the use of a hardware accelerator, FGPA can be used to speed up the processing speed multiplier.
<cloud> 在 2025-01-09 上传 | 大小：105kb | 下载：0

[VHDL编程] deinterlace

说明：Xilinx提供的一种利用线缓存进行插值的隔行变逐行程序，比普通算法效果有很大改进。-Xilinx to provide a linear interpolation for the cache interlaced progressive change procedures, than ordinary algorithm results are greatly improved.
<cloud> 在 2025-01-09 上传 | 大小：97kb | 下载：0

[VHDL编程] ModelSim_TestBench_VHDL

说明：ModelSim TestBench的VHDL模版-ModelSim VHDL template TestBench
<汤维> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] N_counter_VHDL

说明：任意N进制分频器的标准VHDL代码（原创）-arbitrary N divider 229 standard VHDL code (original)
<汤维> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] PulseWidth_detector_VHDL

说明：通信控制中常用的脉冲宽度检测程序，VHDL模块化编成实现（原创）-communication control used in pulse width detection procedures, VHDL modular organization to achieve (original)
<汤维> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] even_divider_VHDL

说明：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）-used 2,4,6 and even arbitrary divider VHDL code to achieve (original)
<汤维> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] odd_divider_VHDL

说明：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）-used 1,3,5 and arbitrary odd Divider VHDL code to achieve (original)
<汤维> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Synthesisofverilog

说明：一篇有用的Verilog语言综合问题研究-a useful comprehensive Verilog language study
<wrrkaixin> 在 2025-01-09 上传 | 大小：266kb | 下载：0

[VHDL编程] 2006829121816

说明：简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品-simple logic analyzer with the design of the source code for electronic 05 2 Prize Competition works
<邓勇> 在 2025-01-09 上传 | 大小：198kb | 下载：0

[VHDL编程] 9.1_ONE_PULSE

说明：基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 　　9.1.1 由系统功能描述时序关系 　　9.1.2 流程图的设计 　　9.1.3 系统功能描述 　　9.1.4 逻辑框图 　　9.1.5 延时模块的详细描述及仿真 　　9.1.6 功能模块Verilog-HDL描述的模块化方法 　　9.1.7 输入检测模块的详细描述及仿真 　　9.1.8 计数模块的详细描
<宁宁> 在 2025-01-09 上传 | 大小：4kb | 下载：0

[VHDL编程] 9.2_LCD_PULSE

说明：基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 　　9.2.1 LCD显示单元的工作原理 　　9.2.2 显示逻辑设计的思路与流程 　　9.2.3 LCD显示单元的硬件实现 　　9.2.4 可编程单脉冲数据的BCD码化 　　9.2.5 task的使用方法 　　9.2.6 for循环语句的使用方法 　　9.2.7 二进制数转换BCD码的硬件实现
<宁宁> 在 2025-01-09 上传 | 大小：5kb | 下载：0

[VHDL编程] chapter4_fsk_2

说明：2FSK调制模块，包括了仿真文件.当输入为1时，输出载波1，当输入为0时，输出载波2-2FSK modulation module, including a simulation file when input is 1, the output carrier 1, when the input is 0, the output carrier 2
<骆小> 在 2025-01-09 上传 | 大小：4.08mb | 下载：0