[VHDL编程] fec_encode

说明：一个有关RS（255，239）编码的代码，这是一个项目工程上的，用时可以自己修改下。-A related RS (255,239) code code, which is a project engineering, can make changes to it with the next.
<无名> 在 2025-02-27 上传 | 大小：5kb | 下载：0

[VHDL编程] decoder2_4

说明：这个程序是一个2-4译码器，里面有程序及程序的解释说明，很适合初学者使用-This program is a 2-4 decoder, which has an explanation of procedures and processes, it is suitable for beginners
<maohuhua> 在 2025-02-27 上传 | 大小：154kb | 下载：0

[VHDL编程] decoder3_8

说明：这是个三八译码器的文件，里面的程序是VERILOG语言编写的，很适合初学者使用-This is a file decoder 38, which the program is written in VERILOG, it is suitable for beginners
<maohuhua> 在 2025-02-27 上传 | 大小：1mb | 下载：0

[VHDL编程] decoder38

说明：这是个译码器的文件，里面的程序是VERILOG语言编写的，很适合初学者使用-This is a file decoder, which the program is written in VERILOG, it is suitable for beginners
<maohuhua> 在 2025-02-27 上传 | 大小：151kb | 下载：0

[VHDL编程] led

说明：这是个灯闪烁的文件，里面的程序是VERILOG语言编写的，很适合初学者使用-This is a light flashing file, which the program is written in VERILOG, it is suitable for beginners
<maohuhua> 在 2025-02-27 上传 | 大小：127kb | 下载：0

[VHDL编程] ledwater

说明：这是个流水灯的文件，里面的程序是VERILOG语言编写的，很适合初学者使用-This is a water lamp documents, which the program is written in VERILOG, it is suitable for beginners
<maohuhua> 在 2025-02-27 上传 | 大小：229kb | 下载：0

[VHDL编程] leijiaqi

说明：16位流水线加法累加器，用VHDL语言实现，编译仿真通过。-16-bit pipelined adder accumulator, using VHDL language, compiled simulation through.
<liuxing> 在 2025-02-27 上传 | 大小：216kb | 下载：0

[VHDL编程] dengjindu

说明：0-100mhz等精度测频，用VHDL实现，编译仿真通过-0-100mhz and other precision frequency measurement, using VHDL implementation, compiled simulation by
<liuxing> 在 2025-02-27 上传 | 大小：282kb | 下载：0

[VHDL编程] zhengxianbo

说明：正弦波发生器，用VHDL实验，使用地址发生器和lpm_rom完成。-Sine wave generator, experiment with VHDL, use the address generator and lpm_rom completed.
<liuxing> 在 2025-02-27 上传 | 大小：1.08mb | 下载：0

[VHDL编程] rd_test

说明：此程序是对外部读写cpld的，cpld输入输出的vhdl程序。-This program is for external reading and writing cpld' s, cpld vhdl program input and output.
<> 在 2025-02-27 上传 | 大小：117kb | 下载：0

[VHDL编程] sbox

说明：verilog code for s-box generation for AES algorith
<clock> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS

说明：基于直接频率合成技术（DDS）的正弦波波形发生器-DDS sin signal
<guoxin> 在 2025-02-27 上传 | 大小：669kb | 下载：0