[VHDL编程] wp-01003

说明：INTRODUCTION AUX FPGA
<zinebmicro> 在 2025-02-24 上传 | 大小：408kb | 下载：0

[VHDL编程] TheTenCommandmentsofExcellentDesign

说明：本资料介绍了FPGA开发过程中优秀设计的十大戒律，可以帮助你设计出更加强壮的硬件程序，值得一读-This document describes the FPGA development process in the ten commandments excellent design can help you design a more robust hardware program, worth reading
<杨居丰> 在 2025-02-24 上传 | 大小：157kb | 下载：0

[VHDL编程] verilogcodingstyleforefficientdigitaldesign

说明：编码风格的好坏对程序的健壮性有很大的影响，本文介绍了一些好的FPGA程序设计的风格，可以逐步模仿，最终形成规范的设计风格。-Coding style is good or bad the robustness of the process has a great influence, this article describes some of the good style of FPGA programming, can be gra
<杨居丰> 在 2025-02-24 上传 | 大小：79kb | 下载：0

[VHDL编程] _fft_VHDL

说明：基于FPGA实现快速傅里叶变换，可以参考参考，-FPGA-based fast Fourier transform
<gary> 在 2025-02-24 上传 | 大小：383kb | 下载：0

[VHDL编程] fqizhong

说明：实现通过FPGA送过来的信息让ks0802显示歌曲名。-Achieved through the FPGA are sent by the song name display information to ks0802.
<star> 在 2025-02-24 上传 | 大小：67kb | 下载：0

[VHDL编程] Universal_Asynchronous_Receiver-Transmitter

说明：可以实现二进制振幅键控、二进制频移键控和二进制相位键控的解调和调制功能。-Can achieve binary amplitude shift keying, binary frequency shift keying and binary phase shift keying demodulation and modulation functions.
<太阳之神> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] FIFO

说明：FIFO的实现,对初学着非常重要，很有帮组.-IMPLIMATION OF FIFO,II IS IMPORTANTE FOR LEARNER
<李达> 在 2025-02-24 上传 | 大小：1.43mb | 下载：0

[VHDL编程] temperature

说明：使用FPGA控制18B20达到温度采集过程，并显示在数码管上。-Achieved using the FPGA control 18B20 temperature acquisition process and display the digital pipe.
<彭杨> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] celiang

说明：使用FPGA完成超声波测距的功能，并在数码管上显示距离值。-Completed using ultrasonic ranging FPGA features and digital tube display distance value.
<彭杨> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD12864

说明：利用FPGA在12864液晶屏上显示汉字。配置IO后可直接使用-Use of FPGA in the 12864 character LCD display. IO configuration can be used directly after
<彭杨> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ahb2wishbone_latest.tar

说明：AHB总线到wishbone总线的转化的Verilog源码-AHB to wishbone verilog source code
<rex> 在 2025-02-24 上传 | 大小：10.15mb | 下载：0

[VHDL编程] 27796735produce

说明：是一个串行可预置欲裂信号发生器，可以预置8位序列进行奇校验-Was killing a serial signal generator can be preset, you can preset 8-bit sequence of odd check
<彭盛尧> 在 2025-02-24 上传 | 大小：206kb | 下载：0