[VHDL编程] bcd_to_binary

说明：bcd to binary verilog
<hyuma> 在 2025-02-24 上传 | 大小：4kb | 下载：0

[VHDL编程] sine_vhdl

说明：this a snipet of code about the sine generator implementation in vhdl-this is a snipet of code about the sine generator implementation in vhdl
<boulou> 在 2025-02-24 上传 | 大小：1.01mb | 下载：0

[VHDL编程] m_vhdl

说明：设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。-Design a pseudo-random sequence generator, using the generating polynomial 1+ X ^ 3+ X ^ 7. Requires a RESET terminal end and two control regist
<haodiangei> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_EXAMPLE

说明：verilog编写的例程指导，包括入门教程和一些设计实例-verilog routines written guidance, including the Getting Started tutorials, and some design examples
<小刘> 在 2025-02-24 上传 | 大小：3.05mb | 下载：0

[VHDL编程] viterbidec

说明：关于fpga的论文，很有使用价值，希望大家能用的上。-Papers on the fpga, great value, I hope everyone can be the last.
<liuzhiyu> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] CPU

说明：八位简单risc cpu 设计的源代码，VHDL语言写的-8 Simple risc cpu design source code, VHDL language written
<yishi> 在 2025-02-24 上传 | 大小：210kb | 下载：0

[VHDL编程] source

说明：VerilogHDL的一些典型应用例子，附带程序-VerilogHDL examples of some typical applications, with programs
<李> 在 2025-02-24 上传 | 大小：169kb | 下载：0

[VHDL编程] Verilog

说明：东南大学Verilog HDL经典讲义，有助于初学者的学习-Southeast University, Verilog HDL classic lectures to help beginners learn
<李> 在 2025-02-24 上传 | 大小：582kb | 下载：0

[VHDL编程] Demultiplexer

说明：解复用器，很好很强大的程序 解复用器，很好很强大的程序-DEscr iptION : Demultiplexer -- Width: 8 -- Number of terminals: 4 -- Output enable active: HIGH -- Output active
<王想> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] SHIFTER

说明：使用VHDL语言编写的移位加法器，经过硬件实现通过-shifter
<Saint Zhang> 在 2025-02-24 上传 | 大小：143kb | 下载：0

[VHDL编程] sin_gnt

说明：用FPGA实现的正选信号发生器，可以用于后续实验的信号源-sin_gnt
<Saint Zhang> 在 2025-02-24 上传 | 大小：913kb | 下载：0

[VHDL编程] adder

说明：完成8位全加器功能，从最底层的半加器到1位全加器在到8位全加器的完整设计-adder
<Saint Zhang> 在 2025-02-24 上传 | 大小：392kb | 下载：0