[VHDL编程] mips

说明：MIPs CPU，VERILOG代码，经过QUARTUS综合，时序分析，验证无误。-MIPS CPU
<王龙> 在 2025-02-24 上传 | 大小：5kb | 下载：0

[VHDL编程] mp3

说明：MP3音频解码的verilog源代码，已经验证过的，可综合-MP3 Audio coding
<王龙> 在 2025-02-24 上传 | 大小：166kb | 下载：0

[VHDL编程] dds5.0

说明：DDS电源设计，使用时须将SIN_ROM.VHD中的LPM_FILE修改为个人MIF文件的路径，本套程序中包含多个MIF文件，注意选用合适的文件。-DDS power supply design, use of LPM_FILE SIN_ROM.VHD shall modify the path for personal MIF file, this set of procedures in multiple MIF files, pa
<daniel> 在 2025-02-24 上传 | 大小：336kb | 下载：0

[VHDL编程] 74ls109

说明：74ls109电路的VERILOG源代码，已经验证-74ls109 circuit
<王龙> 在 2025-02-24 上传 | 大小：361kb | 下载：0

[VHDL编程] 74ls138

说明：74ls138电路的verilog源代码，已经验证。-74ls138 circuit verilog
<王龙> 在 2025-02-24 上传 | 大小：262kb | 下载：0

[VHDL编程] 74ls165

说明：74ls165电路源代码verilog,已经验证。-74ls165 verilog
<王龙> 在 2025-02-24 上传 | 大小：346kb | 下载：0

[VHDL编程] p4_adder.tar

说明：用vhdl实现的P4加法器，包括主要元件rca加法器，carry select adder,pg模块，并提供了一个测试文件，用modelsim测试通过-P4 adder implemented using VHDL, including the major component such as: rca adder, carry select adder, pg module,in addition provides a test fil
<胡恩> 在 2025-02-24 上传 | 大小：3kb | 下载：0

[VHDL编程] multiplier.tar

说明：用vhdl实现的booth算法乘法器，包含了multiplexer和rca adder，同时提供了一个测试文件，modelsim测试通过-Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass
<胡恩> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] my_clock

说明：使用verilog HDL语言编写的时钟电路代码，能实现24小时电子钟的功能。-Using verilog HDL code written in the clock circuit can achieve 24-hour clock function.
<周朝> 在 2025-02-24 上传 | 大小：252kb | 下载：0

[VHDL编程] timer

说明：外设timer设计：16bit定时器、ETU计数器、具有3种可配置中断请求输出、内部寄存器的读写编程。-Peripheral timer design: 16bit timer, ETU counter, with 3 configurable interrupt request output, the internal register read and write programming.
<gab> 在 2025-02-24 上传 | 大小：5kb | 下载：0

[VHDL编程] auart_send

说明：usb command 静态存储器源程序-usb command
<liuzhijun> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] my_walkled_v3

说明：自动跑马灯 开发板采用stratix4系列开发板 可以使用开关控制跑马灯方向-LED WALKING
<Gin> 在 2025-02-24 上传 | 大小：4.63mb | 下载：0