资源列表

« 1 2 ... .16 .17 .18 .19 .20 1221.22 .23 .24 .25 .26 ... 4311 »

[VHDL编程fir_lms

说明:基于FIR滤波器的自适用滤波器的实现 vhDL语言-FIR LMS
<hejianhua> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程FULLTEXT01

说明:this a program that contains the vhdl m file and vhdl code for the hole block diagram system-this is a program that contains the vhdl m file and vhdl code for the hole block diagram system
<kareem> 在 2025-05-01 上传 | 大小:549kb | 下载:0

[VHDL编程project_E05_124

说明:8 bit computer. Here fore instruction can load to the program counter.Code is written using Xlinx ISE and tested using test bench. Four instructions are load, move, add and sub.
<Insaf> 在 2025-05-01 上传 | 大小:1.7mb | 下载:0

[VHDL编程aa

说明: 基于FPGA的数字频率计-FPGA-based digital frequency meter
<黄濡> 在 2025-05-01 上传 | 大小:77kb | 下载:0

[VHDL编程vhdl

说明:6个学习VHDL语言进行FPGA设计的课件资料,内容详实,例子丰富,适合初学者。(压缩包中含6个文件!)-6 to learn VHDL, FPGA design courseware information, informative, example-rich, suitable for beginners.
<merry> 在 2025-05-01 上传 | 大小:455kb | 下载:0

[VHDL编程rs232

说明:在FPGA上实现数据的串口传送,可以和上位机进行数据的首发,里面包含的仿真过程-Realized in the FPGA serial data transmission, data can be the starting PC, which contains the simulation
<gdr> 在 2025-05-01 上传 | 大小:1.23mb | 下载:0

[VHDL编程key-dejitter

说明:按键去抖模块,避免按键抖动引起的系统误操作。FPGA时钟频率25.000MHZ-Key de-jittering module to avoid system misoperation caused by key-jitter. FPGA clock frequency 25.000MHZ
<Matrix> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程spi

说明:串行外围接口,可用于FPGA器件与串行A/D/A的通信-Serial peripheral interface, which can be used for communication between FPGA devices and serial A/D/A
<Matrix> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程ac97_latest.tar

说明:ac97的verilog实现,包含详细的代码实现以及仿真,非常可靠-ac97,verilog rtl
<roychen> 在 2025-05-01 上传 | 大小:91kb | 下载:0

[VHDL编程DE2_TOP

说明:ps2_keyboard的实现方式,在Altera的DE2板上实现-ps2_keyboard for implementation, implementation in Altera' s DE2 board
<roychen> 在 2025-05-01 上传 | 大小:5kb | 下载:0

[VHDL编程DE2_TOP_ps2_mouse

说明:ps2_mouse实现的源代码,在Altera的DE2板上实现-ps2_mouse the source code, implementation in Altera' s DE2 board
<roychen> 在 2025-05-01 上传 | 大小:5kb | 下载:0

[VHDL编程51_timer

说明:51_TIMER的verilog实现,在DE2板上验证-51_TIMER the verilog implementation, the DE2 board certification
<roychen> 在 2025-05-01 上传 | 大小:138kb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 1221.22 .23 .24 .25 .26 ... 4311 »

源码中国 www.ymcn.org