[VHDL编程] UART

说明：　UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用来与PC进行通信，包括与监控调试器和其它器件，如EEPROM通信。-UART is a universal serial data bus for asynchronous communication. The two-way communication bus, can achieve full-duplex trans
<xihonsho> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] VGAcaisexinhaokongzhiqixiugaiban

说明：这个是我们的课程设计，通过在网上寻找相关资料，设计出了行场扫描电路模块和颜色编码模块，然后设计整体顶层文件，最终实现VGA依次显示8种颜色的功能，其中，按键为MD，按一次，颜色变一次。-This is our curriculum design, through the Internet to find relevant information, to design a line of field scanning circuit mo
<胡博伟> 在 2025-02-24 上传 | 大小：666kb | 下载：0

[VHDL编程] Orthogonal_wave_generator

说明：基于DSP Builder开发的正交波形发生器-Orthogonal wave generator
<hejianhua> 在 2025-02-24 上传 | 大小：1.62mb | 下载：0

[VHDL编程] IIR_filter_design

说明：IIR滤波器的vhdl语言设计的简单滤波器-vhdl for iir filter
<hejianhua> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_gen

说明：fIR（有限冲击响应）滤波器基于vhdl语言开发-FIR filter
<hejianhua> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_lms

说明：基于FIR滤波器的自适用滤波器的实现 vhDL语言-FIR LMS
<hejianhua> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] FULLTEXT01

说明：this a program that contains the vhdl m file and vhdl code for the hole block diagram system-this is a program that contains the vhdl m file and vhdl code for the hole block diagram system
<kareem> 在 2025-02-24 上传 | 大小：549kb | 下载：0

[VHDL编程] project_E05_124

说明：8 bit computer. Here fore instruction can load to the program counter.Code is written using Xlinx ISE and tested using test bench. Four instructions are load, move, add and sub.
<Insaf> 在 2025-02-24 上传 | 大小：1.7mb | 下载：0

[VHDL编程] aa

说明： 基于FPGA的数字频率计-FPGA-based digital frequency meter
<黄濡> 在 2025-02-24 上传 | 大小：77kb | 下载：0

[VHDL编程] vhdl

说明：6个学习VHDL语言进行FPGA设计的课件资料，内容详实，例子丰富，适合初学者。（压缩包中含6个文件！）-6 to learn VHDL, FPGA design courseware information, informative, example-rich, suitable for beginners.
<merry> 在 2025-02-24 上传 | 大小：455kb | 下载：0

[VHDL编程] rs232

说明：在FPGA上实现数据的串口传送，可以和上位机进行数据的首发，里面包含的仿真过程-Realized in the FPGA serial data transmission, data can be the starting PC, which contains the simulation
<gdr> 在 2025-02-24 上传 | 大小：1.23mb | 下载：0

[VHDL编程] key-dejitter

说明：按键去抖模块，避免按键抖动引起的系统误操作。FPGA时钟频率25.000MHZ-Key de-jittering module to avoid system misoperation caused by key-jitter. FPGA clock frequency 25.000MHZ
<Matrix> 在 2025-02-24 上传 | 大小：1kb | 下载：0