[VHDL编程] yedek_son

说明：a basic Mode Decision hardware for Variable Block Size Motion Estimation in verilog
<dumbmage> 在 2025-02-13 上传 | 大小：2kb | 下载：0

[VHDL编程] divider

说明：verilog divider hardware
<dumbmage> 在 2025-02-13 上传 | 大小：29kb | 下载：0

[VHDL编程] GrayCounter2

说明：gray counter for async FIFO design
<zismad> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_bus

说明：i2c总线控制器的verilog的实现，编译环境quartus-i2c bus controller verilog implementation, build environment quartusII
<杜征宇> 在 2025-02-13 上传 | 大小：485kb | 下载：0

[VHDL编程] 1000samples-on-verilog

说明：1000个Verilog编写的例程~绝对超值!-Routines written in Verilog 1000 ~ absolute value!
<孙文> 在 2025-02-13 上传 | 大小：1.1mb | 下载：0

[VHDL编程] hdlc

说明：HDLC协议控制器，用FPGA实现的verilog源代码-HDLC protocol controller, implemented with FPGA verilog source code
<杜征宇> 在 2025-02-13 上传 | 大小：1.78mb | 下载：0

[VHDL编程] clock_divider

说明：clock divider for fpga in verilog and vhdl it contains counter.vhd clock1.v clock_divider.doc-clock divider for fpga in verilog and vhdl it contains counter.vhd clock1.v clock_divider.doc
<sreejith > 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] SEG7_Timer

说明：七段数码管时钟显示的verilog程序，开发环境quartusII7.0-Seven-segment digital tube display clock verilog program development environment quartusII7.0
<杜征宇> 在 2025-02-13 上传 | 大小：8.62mb | 下载：0

[VHDL编程] clock

说明：可调式时钟，可对时钟每位进行加减，被调整位闪烁显示-Adjustable clock, each clock can add or subtract, to be adjust-bit flash display
<abelwang> 在 2025-02-13 上传 | 大小：1.08mb | 下载：0

[VHDL编程] PWM_LED

说明：利用PWM控制LED亮灭的verilog程序，开发环境quartusII7.0-Using PWM control of LED light off a verilog program development environment quartusII7.0
<杜征宇> 在 2025-02-13 上传 | 大小：10mb | 下载：0

[VHDL编程] xapp202

说明：在ATM应用中实现内容寻址寄存器（CAM）-In the ATM application to achieve content addressable register (CAM)
<草莓的味道> 在 2025-02-13 上传 | 大小：20kb | 下载：0

[VHDL编程] dds

说明：高精度高速正弦波生成，正弦波相位和正弦波频率可调。-make sin
<sunhao> 在 2025-02-13 上传 | 大小：1kb | 下载：0