资源列表

« 1 2 ... .24 .25 .26 .27 .28 1129.30 .31 .32 .33 .34 ... 4311 »

[VHDL编程ds18b20_verilog

说明:用verilog语言编写,实现DS18B20测量温度的程序,包括整个工程文件。-Using verilog language, achieve DS18B20 temperature measurement procedures, and including the project file.
<pangzi> 在 2025-04-23 上传 | 大小:171kb | 下载:0

[VHDL编程jiafaqi

说明:用Veriloge编的四位二进制加法器。用一个显示屏进行显示。-Veriloge series with four binary adder. With a display to display.
<she> 在 2025-04-23 上传 | 大小:202kb | 下载:0

[VHDL编程DE2_CCD

说明:FPGA 上实现VGA控制器 开发平台为altera官方开发板de2 -DE2 FPGA VGA LCD
<wuyou> 在 2025-04-23 上传 | 大小:215kb | 下载:0

[VHDL编程communicationFPGADesign

说明:包含matlab和Verilog两中代码:主要功能是关于无线通信的-contain:matlab and Verilog codes about communication
<李金澎> 在 2025-04-23 上传 | 大小:364kb | 下载:0

[VHDL编程viterbi

说明:对于语音信号的Viterbi算法的简单仿真实现 在QuartusII下-Viterbi algorithm for speech signals simple simulation to achieve in the next QuartusII
<房先生> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程hdlsrc_new

说明:CIC滤波器实现,级联FIR,节省资源-CIC filter
<张贼妥> 在 2025-04-23 上传 | 大小:5kb | 下载:0

[VHDL编程VGA_test

说明:基于FPGA设计的一段测试VGA接口的VHDL小程序\功能为在显示器上间隔显示横条、竖条以及棋盘格等彩条信号,希望对初学FPGA驱动VGA接口的电子爱好者有用-FPGA-based design of a VGA interface VHDL test applet \ functions for the intervals shown in the display bar, vertical bars and checkerboard
<常娟成> 在 2025-04-23 上传 | 大小:388kb | 下载:0

[VHDL编程Soda_Machine

说明:drink machine finite state machine
<zhaowf> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程fifo.v

说明:This the source code for FIFO -This is the source code for FIFO
<Vishal katba> 在 2025-04-23 上传 | 大小:1kb | 下载:0

[VHDL编程6clock

说明:verilog 电子表。可显示年,月,日,支持闰年。-verilog electronic form. Displays year, month, day and support a leap year.
<李宗澤> 在 2025-04-23 上传 | 大小:10kb | 下载:0

[VHDL编程vhdl_math_tricks

说明:VHDL语言中如何使用数据,加减乘除和类型转换,对FPGA进行数值计算的人非常有价值的文章-VHDL language how to use the data, Math, and type conversion, the very valuable article for FPGA numerical calculation
<马新朋> 在 2025-04-23 上传 | 大小:141kb | 下载:0

[VHDL编程LED

说明:实现数码管的秒。分钟位显示。时钟1s调一次,下载到板子,通过验证了的verilog程序-To achieve digital control of the second. Minute digital display. 1s adjusted clock time, downloaded to the board, through the verilog program verified
<ll> 在 2025-04-23 上传 | 大小:480kb | 下载:0
« 1 2 ... .24 .25 .26 .27 .28 1129.30 .31 .32 .33 .34 ... 4311 »

源码中国 www.ymcn.org