资源列表

« 1 2 ... .49 .50 .51 .52 .53 1054.55 .56 .57 .58 .59 ... 4311 »

[VHDL编程VHDL-tutorial

说明:就是VHDL的一个东西,我也不知道是干什么的,我以前下载的,传上去吧,因为我要用别的东西。。。。。我不是学软件的。。。。等我在有好东西,我在传上来,这个也是好的东西,-VHDL is one thing, I do not know what, I previously downloaded, and pass on the go, because I use something else. . . . . I' m no sof
<oscar> 在 2025-02-09 上传 | 大小:16.12mb | 下载:0

[VHDL编程FPGA_verilog

说明:资料包含无线通信FPGA设计代码,使用VERILOG语言编写-Information includes wireless communications, FPGA design code, the use of VERILOG language
<lilei> 在 2025-02-09 上传 | 大小:213kb | 下载:0

[VHDL编程FPGA_examples

说明:FPGA工程例子.verilog HDL语言编写;-FPGA project examples. Verilog HDL language
<严成> 在 2025-02-09 上传 | 大小:3.28mb | 下载:0

[VHDL编程VHDL

说明:支持十条指令的微处理器 包括add sub mov mvi jmp jz in out sti lda微指令 支持8个寄存器 16位数据总线 地址总线 -Supports 10 microprocessor instructions, including add sub mov mvi jmp jz in out sti lda microinstruction registers support 8 data bus 16-bit a
<张梦> 在 2025-02-09 上传 | 大小:1.02mb | 下载:0

[VHDL编程8051core

说明:基于FPGA的8051内核,不过不是最简的,需要自己删除些元件-8051 core based on FPGA
<潘冬冬> 在 2025-02-09 上传 | 大小:400kb | 下载:0

[VHDL编程parallel_flash_memory_uart_programmer

说明:for intel parallel flash acce-for intel parallel flash access
<zhanzz> 在 2025-02-09 上传 | 大小:4kb | 下载:0

[VHDL编程spi93c46

说明:CPLD控制93C46的HDL示例代码,只是简易测试而已哦-CPLD control the 93C46 of the HDL sample code, just simple test just oh
<赵先生> 在 2025-02-09 上传 | 大小:413kb | 下载:0

[VHDL编程Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a

说明:本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案,重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis,简称DDS),并针对各个关键模块算法进行matlab设计仿真,展示仿真结果。其次,研究调制解调系统解调部分的基本原理和各个模块的设计方案,重点研究差分解调,数字下变频和位同步算法,也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对
<cai> 在 2025-02-09 上传 | 大小:5.21mb | 下载:0

[VHDL编程trelisstd

说明:vhdl coding for testing viterbi
<Nizamuddin> 在 2025-02-09 上传 | 大小:1kb | 下载:0

[VHDL编程Xilinx-FIR

说明:基于Xilinx FPGA实现的系数可装载数字滤波器源代码-Configurable Digital Filter Based on FPGA (using Verilog under Matlab 2008a)
<胡文静> 在 2025-02-09 上传 | 大小:2.95mb | 下载:0

[VHDL编程FreqMeterAuto

说明:能实现自动量程切换的数字频率计数器,可根据输入信号频率实现量程切换,具有7个档位,测频范围由系统时钟和FPGA实现芯片决定-Automatic Digital Frequency Meter
<胡文静> 在 2025-02-09 上传 | 大小:3kb | 下载:0

[VHDL编程DDS_Timing

说明:数字频率合成器DDS,具有和单片机接口的直接数字频率合成器的FPGA实现代码(Verilog)-Digital Frequency Synthesizer
<胡文静> 在 2025-02-09 上传 | 大小:93kb | 下载:0
« 1 2 ... .49 .50 .51 .52 .53 1054.55 .56 .57 .58 .59 ... 4311 »

源码中国 www.ymcn.org