[VHDL编程] simple_pic

说明：一个通用中断系统的Verilog HDL描述，对想了解知道是怎么实现的读者，可以查看综合出来的电路，会有很大帮助！-A common interrupt system of the Verilog HDL descr iption of the would like to know how to achieve the readers know, there will be of great help!
<陈永恒> 在 2025-02-09 上传 | 大小：436kb | 下载：0

[VHDL编程] irq_decoder

说明：中断优先编码器的描述，输出中断向量供CPU读取，非常好用，只要稍稍修改，就可以产生您所需要的中断向量。-Descr iption of interrupt priority encoder, the output for the CPU interrupt vector read, very easy to use, if slightly modified, it can generate interrupt vector you n
<陈永恒> 在 2025-02-09 上传 | 大小：219kb | 下载：0

[VHDL编程] FIR

说明：FIR结构数字滤波器，64阶。在Altera FPGA上验证通过-FIR digital filter structure, 64 bands. Verified by the Altera FPGA on the
<蓝晶> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] oscillograph

说明：用VHDL编写的oscillograph数字部分源代码，在Altera FPGA上跑通。直接把模拟部分输入输出AD，DA信号接入本模块即可。-Digital oscillograph with the written part of the VHDL source code, in the Altera FPGA on the run-pass. Directly to the analog input and output AD, D
<蓝晶> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] OCMJ_LCD

说明：超大液晶显示程序-金鹏0CMJ15X20D系列。MSP430上验证通过。-Large liquid crystal display programs- Jinpeng 0CMJ15X20D series. Verified by the MSP430.
<蓝晶> 在 2025-02-09 上传 | 大小：7kb | 下载：0

[VHDL编程] PS2

说明：PS2键盘读取程序，直接调用PS2.h中的函数即可。在main函数中有详细的例程。非常好用-PS2 keyboard reading program, a direct call to the function can be PS2.h. In the main function of the routine in detail. Is very easy to use
<蓝晶> 在 2025-02-09 上传 | 大小：3kb | 下载：0

[VHDL编程] frame_synchronization

说明：检测巴克码实现帧同步传输，vhdl语言，帧头-Detection of Barker code transmission to achieve fr a me synchronization
<chenke> 在 2025-02-09 上传 | 大小：432kb | 下载：0

[VHDL编程] 8051_verilog

说明：8051 IP, 使用veriog实现，在Altera9.0环境下编译通过-8051 IP in verilog, which is verified in Altera9.0 environmen.
<dylan huang> 在 2025-02-09 上传 | 大小：50kb | 下载：0

[VHDL编程] YCbCr_RGB_10bit

说明：YCbCr 转 RGB模块，以应用于项目中。 该模块可将10bitYCbCr分量视频转换为12bitRGB视频，需消耗乘法器。-YCbCr turn RGB module, to apply to the project. The module can be 10bitYCbCr component video converted to 12bitRGB video, need to consume multiplier.
<张曦> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] FINALWORK

说明：简易信号发生器 可产生正弦波、方波、三角波、锯齿波 周期可调 verilog-Simple signal generator can produce sine, square, triangle wave, sawtooth-cycle adjustable verilog
<tank tan> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] crc_accelerator

说明：CRC 的Nios的软核处理，系统采用Altera Nios IP核进行CRC算法，算法运行时间比常规CRC校检节省很多。-CRC' s Nios soft-core processing, the system uses Altera Nios IP core for CRC algorithm, algorithm running time than the conventional CRC checkout save a l
<lijiang> 在 2025-02-09 上传 | 大小：400kb | 下载：0

[VHDL编程] game

说明：小游戏规则： led(0 to 3)是按一定规律不断发亮，每次只有一个灯亮，每个灯都和我们BASYS板上的四个按钮中的一个对应着，当Led(0 to 3)中的灯亮时，我们要按对相应的按钮时候，在led(4 to 7)中对应的按钮就会亮起，并且八段码显示的数字也相应的加上一，要是按错了led（4 to 7）灯不亮，且显示数字减1。-A small game in which LED(0 to 3) lights in turn.
<大侠> 在 2025-02-09 上传 | 大小：1.28mb | 下载：0