资源列表
[VHDL编程] verilogHDL
说明:用Verilog HDL语言实现通用异步收发URAT装置-With the Verilog HDL language to achieve universal asynchronous receiver URAT Device<chenke> 在 2025-02-08 上传 | 大小:26kb | 下载:0
[VHDL编程] 10_100m_ethernet-fifo_convertor_latest.tar
说明:10_100m_ethernet-fifo_convertor_latest,使用verilog语言写的,请需要的下来参考,不要用于商业,谢谢!-10_100m_ethernet-fifo_convertor_latest, using the verilog language to write, please refer to the needs of down and not used for commercial, thank y<磊> 在 2025-02-08 上传 | 大小:558kb | 下载:0
[VHDL编程] quartusII8.0_crack
说明:quartusII8.0软件的使用许可,需要学习的朋友可以拿来使用,不要外传,-quartusII8.0 software use license, you must learn from a friend can put to use, not rumor, thank you<磊> 在 2025-02-08 上传 | 大小:15kb | 下载:0
[VHDL编程] M-sequence-generator
说明:M sequence generator using VHDL-M sequence generator<jkl> 在 2025-02-08 上传 | 大小:207kb | 下载:0
[VHDL编程] BIN_CV_MEN
说明:可將2進位檔案 轉換成適合verilog應用的文字檔-2 into digital files can be converted to a text file for verilog applications<Henry> 在 2025-02-08 上传 | 大小:1kb | 下载:0