[VHDL编程] scu_all_fpga

说明：大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。-large embedded FPGA procedures, Verilog HDL, DLL and achieve PCM stream diversion.
<chenlei> 在 2024-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] addch1

说明：用vhdl语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文-design using VHDL language part of the CPU : Adder design, Adder including multiple design! As for the English
<qindao> 在 2024-12-28 上传 | 大小：384kb | 下载：0

[VHDL编程] mul6

说明：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文-design using VHDL language part of the CPU : multiplier design, Multiplier including multiple design! As for the English
<qindao> 在 2024-12-28 上传 | 大小：452kb | 下载：0

[VHDL编程] DesignCompiler

说明：Design Compiler使用简要说明,说明了用这一工具进行综合的过程 -use Design Compiler brief statement, the use of this tool for integrated process
<qindao> 在 2024-12-28 上传 | 大小：1.25mb | 下载：0

[VHDL编程] clockv

说明：使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.-use Verilog language prepared by the digital clock procedures. Schools are slow, quick school, alarm clock functions.
<刘吉> 在 2024-12-28 上传 | 大小：5kb | 下载：0

[VHDL编程] 1.i2c_slave

说明：I2C的slave端程序,用于响应master端,并进行通信-the slave I2C software, in response to the master terminal, and communications
<刘吉> 在 2024-12-28 上传 | 大小：30kb | 下载：0

[VHDL编程] sericommu

说明：串口通信程序.在波特率为9600的串口通信程序-serial communication program. The baud rate for the 9600 serial communication program
<刘吉> 在 2024-12-28 上传 | 大小：12kb | 下载：0

[VHDL编程] plldigitalclock

说明：此文件是FPGA中数字时钟开发，包括时钟的分拼 ，备品-file is a digital clock FPGA development, including the sub-clock fight, spare
<liu> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] digitalinterfaceuart

说明：文件说明了在fpga/cpld中怎样实现数据接口及其实例了urat-note of the document they simply/cpld How Data Interface and the examples of urat
<liu> 在 2024-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] wavegenerator_testbench

说明：此文件采用了verilog语言在cpld中怎样实现波形发生器，及其验证程序-this document using the Verilog language in the cpld How to achieve waveform generator, and the verification process
<liu> 在 2024-12-28 上传 | 大小：4kb | 下载：0

[VHDL编程] ARM9_instruction_cache_verilogCodes

说明：Arm9指令Cache缓存模块的verilog代码，对一些做ARM硬件开发的朋友有参考价值。-Arm9 Instruction Cache Cache Module Verilog code, do some of the hardware development of the ARM friends reference value.
<杨力> 在 2024-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] cla_vhd

说明：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.-CLA of examples, including source code and test documents, compressed, without a password.
<王卫> 在 2024-12-28 上传 | 大小：1kb | 下载：0