[VHDL编程] watch_dog_rtl_source

说明：Watchdog timer verilog RTL code
<Chris> 在 2025-02-04 上传 | 大小：10kb | 下载：0

[VHDL编程] timer_rtl_source

说明：Timer verilog RTL code
<Chris> 在 2025-02-04 上传 | 大小：11kb | 下载：0

[VHDL编程] D

说明：bit append16 VHDL source code
<kim> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] shiyan7

说明：EDA 2000 VHDL 试验箱 试验七源代码,LCD显示控制设计。 -EDA 2000 VHDL source code for the seven test chamber, LCD display control design.
<lb> 在 2025-02-04 上传 | 大小：513kb | 下载：0

[VHDL编程] VerilogCode

说明：本代码是在做verilog程序开发时，可以应用的一些小模块，直接应用可缩减开发的周期。-The verilog code to do the procedure in the development, can be applied to a number of small modules that can be directly applied to reduce the development cycle.
<程龙> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] 123

说明：基于quartus的，状态机实现流水灯，verilog HDL语言编写-Quartus-based, the state machine to achieve water lights, verilog HDL language
<sky> 在 2025-02-04 上传 | 大小：230kb | 下载：0

[VHDL编程] IIR_Filter

说明：一个简要的低通滤波程序IIR Filter QuartusII7-IIR Filter QuartusII7
<张然> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] NIOS-SOPC

说明：NIOS 软核 教程 基于NIOS的SOPC设计与实践-NIOSII using FPGA
<汤鑫祥> 在 2025-02-04 上传 | 大小：3.49mb | 下载：1

[VHDL编程] de2_lcm_ccd_sram

说明：这是altera公司DE2的lcm-ccd-sram的代码，希望对大家编写有用-this code based on the altera DE2 board
<ningning> 在 2025-02-04 上传 | 大小：897kb | 下载：0

[VHDL编程] traffic_lights

说明：Verilog语言3个程序，包括4位二进制的BCD码加法器，ALU位片，交通信号灯。既有源码也有word文档说明。-Verilog language three procedures, including 4-bit binary code of the BCD adder, ALU-bit chip, traffic lights. Only source documents that have word.
<郭函> 在 2025-02-04 上传 | 大小：1.52mb | 下载：0

[VHDL编程] alu

说明：用Verilog编写的简单的运算单元（ALU），可实现加、减、与、或、异或、非、左、右移等功能-Verilog prepared with simple arithmetic unit (ALU), can be add, subtract, and, or, exclusive-OR, non-, left, and other functions shifted to right
<wangzhen> 在 2025-02-04 上传 | 大小：187kb | 下载：0

[VHDL编程] 2

说明：详细功能、包含内容说明 :时钟2倍频vhdl描述,-It very important data
<pengdasong> 在 2025-02-04 上传 | 大小：2kb | 下载：0