[VHDL编程] sdram32

说明：DDR SDRAM source verilog source codes
<sachin> 在 2025-02-02 上传 | 大小：25kb | 下载：0

[VHDL编程] Testbenching-Example

说明：FPGA设计测试用例介绍PPT文档，对于初写测试用例很有帮助。-FPGA Design of test cases to introduce PPT files, helpful for the beginning of writing test cases.
<yang> 在 2025-02-02 上传 | 大小：46kb | 下载：0

[VHDL编程] zlg_avalon_lcd128_64

说明：基于avalon的12864液晶模块ip核-The 12864-based LCD module avalon nuclear ip
<Mao> 在 2025-02-02 上传 | 大小：233kb | 下载：0

[VHDL编程] fulladder4

说明：VHDL图形文件实现的4位全加器，希望对大家有用！-VHDL graphics files to achieve four full adder, in the hope that useful!
<杨肖> 在 2025-02-02 上传 | 大小：148kb | 下载：0

[VHDL编程] vhd2vl

说明：VHDL to verilog converter
<sanj> 在 2025-02-02 上传 | 大小：41kb | 下载：0

[VHDL编程] mux4

说明：四位乘法器的VHDL语言设计，并有原理图的描述-4 Multiplier VHDL language design, and schematic descr iption of
<望天> 在 2025-02-02 上传 | 大小：199kb | 下载：0

[VHDL编程] Vhdl1

说明：Top Level VHDL Code -- simulate the relatively slow progress of an elevator car by dividing the -- clock down by an outrageously high number and scanning the car registers for -- an elevator s next -- (norm
<Victor> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] fir-vhdl-code

说明：FIR FILTER CODE with VHDL
<mahmoud> 在 2025-02-02 上传 | 大小：112kb | 下载：0

[VHDL编程] 50602

说明：vhdl语言实现电子时钟设计 时分秒 可以设置-vhdl language designed to achieve accurate electronic clock can be set
<liu> 在 2025-02-02 上传 | 大小：536kb | 下载：0

[VHDL编程] ic6821_latest.tar

说明：vhdl core of IC6821 code
<mahmoud> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] extension_pack_latest.tar

说明：This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code.
<mahmoud> 在 2025-02-02 上传 | 大小：1.02mb | 下载：0

[VHDL编程] spiflashcontroller_latest.tar

说明：This VHDL module implements a state controller for a serial (SPI) Flash ROM
<mahmoud> 在 2025-02-02 上传 | 大小：705kb | 下载：0