[VHDL编程] hdb3

说明：实现了用vhdl语言完成在编码过程中的插B功能，-vhdl hdb3
<王英超> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] coeff_rom_0_7

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_1_6

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_2_5

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_3_4

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 1189152740

说明：DDR2 SDRAM 控制器的FPGA实现-DDR2 SDRAM controller FPGA to achieve
<白皓> 在 2025-01-24 上传 | 大小：83kb | 下载：0

[VHDL编程] A-law_enc

说明：A-law Encoder (VHDL)
<Victor> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdlcode

说明：E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)
<padavala gangadhar> 在 2025-01-24 上传 | 大小：5kb | 下载：0

[VHDL编程] vhdlcode1

说明：E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)vhdl
<padavala gangadhar> 在 2025-01-24 上传 | 大小：5kb | 下载：0

[VHDL编程] DEMO3_KX8051_GPS_FTEST_2C5

说明：此示例是8051核加频率计的联合设计,带有8051IP核资料-This example is the 8051 nuclear increase the frequency of joint design, with the nuclear information 8051IP
<对着天空> 在 2025-01-24 上传 | 大小：464kb | 下载：0

[VHDL编程] vhdlcode3

说明：here is gangadhar call by mailing me
<padavala gangadhar> 在 2025-01-24 上传 | 大小：11kb | 下载：0