[VHDL编程] cpu16

说明：一个16位cpu的vhdl代码。具体内容我也不清楚，自己慢慢研究吧-a 16 cpu of VHDL code. Specific content is not clear to me that their study it slowly
<王林> 在 2024-12-24 上传 | 大小：3kb | 下载：0

[VHDL编程] alu_vlog

说明：学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.-learning HDL Bencher generate test accumulation, and called directly ModelSim simulation methods.
<yiyi> 在 2024-12-24 上传 | 大小：151kb | 下载：0

[VHDL编程] sorce

说明：一个很好的利用verilog编程实现的cpu程序，一定要好好利用。-a good use of the Verilog Programming cpu procedures, we must make good use of.
<刘永> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] 路*通灯

说明：
<张宵> 在 2024-12-24 上传 | 大小：116kb | 下载：0

[VHDL编程] msttr

说明：msttr是用vhdl语言开发的一个交通灯程序-msttr VHDL language is a development of the traffic lights procedures
<王剑> 在 2024-12-24 上传 | 大小：4kb | 下载：0

[VHDL编程] hjs Verilog

说明：是verilog例子。初级适用。包括了简单的例子。-example. The initial application. Including a simple example.
<黄先生> 在 2024-12-24 上传 | 大小：39kb | 下载：0

[VHDL编程] VerilogHDL

说明：Verilog HDL程序，对硬件开发有兴趣或需要的朋友赶快down下来-Verilog HDL procedures, the development of hardware are interested or needs a friend to see down quickly down
<石海潜> 在 2024-12-24 上传 | 大小：37kb | 下载：0

[VHDL编程] richic_vga_top

说明：有关 VHDL进行VGA显示的源程序，请大家好好参考-VHDL for the VGA display the source code, please make reference to
<111> 在 2024-12-24 上传 | 大小：27kb | 下载：0

[VHDL编程] MC8051 IP Core

说明：8051的IP软核，使用硬件描述语言编写，可以下载到FPGA/CPLD中作为片上系统的处理器-8051 IP soft-core, the use of hardware descr iption language can be downloaded to the FPGA/CPLD as a system-on-chip processor
<zy> 在 2024-12-24 上传 | 大小：520kb | 下载：0

[VHDL编程] 伪随机序列的说明和源代码

说明：可控m序列产生器我分成四个小模块来做，M，M1，M2，M3分别对应为：m序列产生器、控制器、码长选择器、码速率选择器。-controllable m-sequence generator, I divided into four small modules do, M, M1, M2, M3, respectively : m-sequence generator, controller, code-selector, code rat
<王力> 在 2024-12-24 上传 | 大小：32kb | 下载：0

[VHDL编程] vhdl程序例子

说明：vhdl程序源代码，包括Combinational Logic Counters Shift Registers Memory State Machines Registers Systems ADC and DAC Arithmetic等-VHDL source code, including Combinational Logic Counters Shift Registers Sta
<王力> 在 2024-12-24 上传 | 大小：165kb | 下载：0

[VHDL编程] 分频器VHDL描述

说明：在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。-in digital circuits, the need for regular high frequency clock operating frequency for hours, a lower frequency of the clock signal. We know that the hardware
<王力> 在 2024-12-24 上传 | 大小：5kb | 下载：0