[VHDL编程] PCI总线仲裁参考设计，Quicklogic提供

说明：PCI总线仲裁参考设计，Quicklogic提供的verilog代码-PCI bus arbitration reference design, pioneered the Verilog code
<陈旭> 在 2024-12-24 上传 | 大小：3kb | 下载：0

[VHDL编程] PLD与8051接口的参考设计 Xilinx提供_vhdl

说明：PLD与8051接口的参考设计 Xilinx提供的verilog源代码-PLD 8051 interface with the Xilinx Reference Design for the Verilog source code
<陈旭> 在 2024-12-24 上传 | 大小：59kb | 下载：0

[VHDL编程] ZBT SRAM控制器参考设计_verilog_xilinx

说明：ZBT SRAM控制器参考设计，xilinx提供，（ZBT SRAM是一种高速同步SRAM）-ZBT SRAM controller reference design for Xilinx (ZBT SRAM, a high-speed synchronous SRAM)
<陈旭> 在 2024-12-24 上传 | 大小：35kb | 下载：0

[VHDL编程] ZBT SRAM控制器参考设计vhdl_xilinx

说明：ZBT SRAM控制器参考设计，xilinx提供的VHDL源代码-ZBT SRAM controller reference design for Xilinx VHDL source code
<陈旭> 在 2024-12-24 上传 | 大小：9kb | 下载：0

[VHDL编程] 标准SDR SDRAM控制器参考设计_verilog_lattice

说明：标准SDR SDRAM控制器参考设计，Lattice提供的verilog源代码-standard SDR SDRAM controller reference design, the Lattice Verilog source code
<陈旭> 在 2024-12-24 上传 | 大小：199kb | 下载：0

[VHDL编程] 曼彻斯特编解码 Xilinx提供_vhdl

说明：曼彻斯特编解码 Xilinx提供的VHDL的源代码-Manchester codec Xilinx provide VHDL source code
<陈旭> 在 2024-12-24 上传 | 大小：10kb | 下载：0

[VHDL编程] 一个8位CISC结构的精简CPU

说明：一个8位CISC结构的精简CPU，2还提供了编译器-an eight streamline the structure of the CISC CPU, the two also provided compiler
<陈旭> 在 2024-12-24 上传 | 大小：92kb | 下载：0

[VHDL编程] USB接口控制器参考设计_xilinx提供_vhdl

说明：USB接口控制器参考设计，xilinx提供的VHDL源代码-USB interface controller reference design for Xilinx VHDL source code
<陈旭> 在 2024-12-24 上传 | 大小：450kb | 下载：0

[VHDL编程] 国外的VHDL应用例子

说明：国外的VHDL应用例子，大家可一好好参考一下！-abroad VHDL Application examples, we can make reference to a properly!
<gjd> 在 2024-12-24 上传 | 大小：227kb | 下载：0

[VHDL编程] cpldleifei

说明：微功率无线模块、小功率无线数传模块、远距离无线通信模块、数传电台、远距离无线通信基站以及无线通信收发器等系列产品，产品主要有无线数传模块、无线通信模块、无线通讯模块、无线收发模块、无线模块、无线射频模块等等。-micropower wireless modules, low-power wireless module, remote wireless communications modules, data-transmission s
<雷飞> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 一些VHDL源代码

说明：内有波形发生器，加法器，经典双进程状态机，伪随机熟产生器，相应加法器的测试向量，16×8bit RAM,FIFO,通用RAM等源程序-within waveform generator, Adder, classic dual-process state machine, cooked pseudo-random generator, the corresponding Adder test vector, 16 x 8bit RAM,
<蔡孟颖> 在 2024-12-24 上传 | 大小：44kb | 下载：0

[VHDL编程] 8位大小比较器

说明：8位大小比较器的VHDL源代码，Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator with expansion inputs-eight compared with the size of the VHDL source code, Magnitude Comparator VHDL descr iption of a 4-bit magn
<蔡孟颖> 在 2024-12-24 上传 | 大小：1kb | 下载：0